专利名称：闪存器件及其中闪存单元块的擦除方法
技术领域：
本发明涉及闪存器件和提高擦除操作速度的方法。
技术背景即使当不供电时，闪存器件也保持其中存储的数据，即，闪存器件 是一种非易失性的存储器件。根据其中所包括的存储器单元的模式，该 闪存器件分为NOR闪存器件和NAND闪存器件。闪存器件的操作分为 编程操作、擦除操作和读操作。NAND闪存器件中的存储器单元阵列包括多个块，且每个块具有连 接到多个位线的串。此处，所述串包括连接到所述位线的漏选择晶体管、 多个存储器单元和连接到公共源线的源选择晶体管。由于NAND闪存 器件中的此单元阵列是公知的，将省略有关所述单元阵列的进一步说明。NAND闪存器件的擦除操作以块为单位来执行。即， 一块中所包括的所有闪存单元在一次擦除操作中被擦除。当需要擦除几个块时，输入 要擦除的第一块的地址，然后第一块被擦除。第一块被擦除后，输入紧 接着第一块的第二块的地址，于是第二块可被擦除。简言之，根据传统的擦除技术，为了擦除特定块，总是需要输入对 应于该块的地址。换言之，当擦除N (大于2的整数)个块时，需要输 入所有N个地址。发明内容本发明的特征在于提供一种闪存器件和一种擦除存储器单元块的 方法，其中通过存储起始块和最后块的地址，逐次擦除所述块，然后当 所述最后块被擦除时完成整个擦除操作，从而提高了擦除搮作的速度。4艮据本发明一个实施例的闪存器件包括存储器单元阵列、地址寄存 器部、控制逻辑电路、高电压发生器、块选择部、擦除块地址存储部和 块地址比较部。所述存储器单元阵列具有多个块。所述地址寄存器部存 储与要擦除的第一块对应的起始块地址以及与要擦除的最后块对应的 最后块地址。所述控制逻辑电路输出擦除命令信号和擦除块地址。所述高电压发生器根据所述擦除命令信号输出擦除操作所需的擦除电压。所 述块选择部根据所述擦除块地址将所述擦除电压发送到对应的块。所述 擦除块地址存储部存储从所述控制逻辑电路输出的擦除块地址。所述块 地址比较部比较所述最后块地址和所述擦除块地址，并向所述控制逻辑电路输出擦除进展信号。根据本发明一个实施例的擦除闪存器件中的块的方法包括存储与 要擦除的第一块的地址对应的起始块地址；存储与要擦除的最后块的地 址对应的最后块地址；以及对从由所述起始块地址所选择的块到由所述 最后块地址所选择的块执行擦除操作。在一个实施例中，闪存器件包括具有多个块的存储器单元阵列。地 址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始 块地址以及要擦除的多个块中的要擦除的最后块的最后块地址。控制逻 辑电路被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦 除块地址。块地址比较部被配置为比较由所述控制逻辑电路输出的擦除 块地址与所述最后块地址，并基于所述擦除块地址与所述最后块地址的 比较向所述控制逻辑电路输出擦除进展信号。所述控制逻辑电路输出要 擦除的另一块的擦除块地址，直到所述擦除进展信号指示要擦除的所述 最后块已经或正在被擦除。当所述控制逻辑电路输出的擦除块地址对应 于所述最后块地址时，所述擦除进展信号指示要擦除的所述最后块已经 被擦除。在一个实施例中，所述存储器件还包括擦除块地址存储部，其被 配置为接收由所述控制逻辑电路输出的擦除块地址，并向所述块地址比 较部输出所述擦除块地址。高电压发生器被配置为根据所述控制逻辑电 路输出的擦除命令信号输出擦除操作所需的擦除电压。块选择部被配置
为将所述擦除电压发送到对应于所述擦除块地址的块。在一个实施例中，所述地址寄存器部包括配置为存储所述起始块地 址的第一地址寄存器和配置为存储所述最后块地址的第二地址寄存器。 所述地址寄存器部和所述块地址比较部共享所述第二地址寄存器。在另一实施例中， 一种擦除闪存器件中的块的方法包括存储与要 擦除的多个块中的要擦除的第一块的地址对应的起始块地址。存储与要 擦除的多个块中的要擦除的最后块的地址对应的最后块地址。从所述第 一块开始执行擦除操作，直到所述最后块被擦除。确定最近正在擦除或 已被擦除的块是否对应于所述多个块中的要擦除的所述最后块。所述擦 除操作根据所述确定步骤而结束。执行所述擦除操作的步骤包括擦除由所述起始块地址所选择的 块，以及从要擦除的所述多个块中选择另一块地址，其中重复以上擦除 和选择步骤，直到最后块被擦除。
图1所示为根据本发明的一个实施例的闪存器件的电路图；以及图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法 的流程图。
具体实施方式
图l所示为根据本发明的一个实施例的闪存器件的电路图。本实施 例的闪存器件包括存储器单元阵列110、控制逻辑电路130、高电压发 生器140、 X-解码器150、切换部160、页緩沖器170、 Y-解码器180、 数据输入/输出緩冲器190、地址寄存器部200、擦除块地址存储部210 和块地址比较部220。此处，X-解码器150和切换部160形成块选择部。存储器单元阵列110包括具有多个存储器单元(未示出)的存储器 单元块MB1到MBK，其中K是整数。控制逻辑电路130响应于外部控制信号/WE、 /RE、 ALE、 CLE来 接收命令信号CMD或地址信号ADD,并响应于命令信号CMD来产生
读命令READ、编程命令PGM和擦除命令ERS之一。此外，控制逻辑 电路130基于地址信号ADD来产生行地址信号RADD和列地址信号 CADD。高电压发生器140包括体电压发生器(bulk voltage generator) 40、第一偏置电压发生器50和第二偏置电压发生器60。体电压发生器40响应于读命令READ、编程命令PGM和擦除命令 ERS之一来产生并向所述存储器单元的P阱提供体电压VCB。体电压发生器40响应于读命令READ或编程命令PGM来产生低 电压电平(例如，VCB=0V)。而且，体电压发生器40响应于擦除命令 ERS产生高电压电平(例如，VCB-16V到20V)。第一偏置电压发生器50响应于读命令READ、编程命令PGM和擦 除命令ERS之一，产生漏偏置电压VGD和源偏置电压VGS。此外， 第一偏置电压发生器50向全局漏选择线GDSL提供漏偏置电压VGD， 并向全局源选择线GSSL提供源偏置电压VGS。特别地，响应于读命 令READ,第一偏置电压发生器50针对漏偏置电压VGD和源偏置电压 VGS产生高电压电平(例如，VGD=VGS=4.5V )。而且，响应于编程命 令PGM，第一偏置电压发生器50产生VGD=Vcc (未示出)的漏偏置 电压VGD以及具有低电压电平的源偏置电压VGS。而且，响应于擦除 命令ERS，第一偏置电压发生器50产生具有低电压电平的源偏置电压 VGS和漏偏置电压VGD。响应于读命令READ、编程命令PGM和擦除命令ERS之一以及解 码信号DEC,第二偏置电压发生器60产生字线偏置电压VWF1至 VWFJ、字线偏置电压VWS1至VWSJ或字线偏置电压VWT1至 VWTJ，并向全局字线GWLl至GWLJ提供所产生的电压，其中J是 整数。特别地，第二偏置电压发生器60响应于读命令READ来产生字 线偏置电压VWF1至VWFJ。此外，第二偏置电压发生器60响应于编 程命令PGM来产生字线偏置电压VWS1至VWSJ。此外，第二偏置电 压发生器60响应于擦除命令ERS来产生字线偏置电压VWT1至 VWTJ。X-解码器150对行地址信号RADD进行解码并输出解码信号DEC。切换部160响应于解码信号DEC来选择存储器单元块MB1至MBK 中的一个或一些，并将所选择的存储器单元块(或多个存储器单元块) 的本地字线(未示出)分别耦合到全局字线GWL1到GWLJ。切换部160将所选择的存储器单元块的漏选择线(未示出)耦合到 全局漏选择线GDSL，并将所选择的存储器单元块的源选择线(未示出) 耦合到全局源选择线GSSL。由于页緩冲器170、 Y-解码器180和数据输入/输出緩冲器190是公 知的4支术，将省略有关元件170、 180和190的进一步i兑明。地址寄存器部200包括第一和第二地址寄存器200A和200B，并存 储将被擦除的块地址。特别地，第一地址寄存器200A存储与执行擦除 操作的第一块的地址对应的块地址(下面称为"起始块地址")。此外， 第二地址寄存器200B存储与要擦除的最后块的地址对应的块地址(下 面称为"最后块地址")。当执行擦除操作时，擦除块地址存储部210存储来自控制逻辑电路 130的行地址RADD或要擦除的块地址。通常，在执行擦除操作之后执 行擦除验证操作，且输出验证结果。根据所述验证结果，如果正确执行 了擦除操作，则擦除块地址存储部210将所述擦除块地址输出到块地址 比较部220。块地址比较部220将存储在第二地址寄存器200B中的最后块地址 与擦除块地址存储部210输出的擦除块地址进行比较。如果所述擦除块地址与最后块地址不同，块地址比较部220将擦除 进展信号发送到控制逻辑电路130，于是擦除操作可进行到下一块。但是，如果所述擦除块地址与最后块地址相同，则块地址比较部220 检测到要擦除的块中的最后块已被擦除，并将擦除操作完成信号发送到 控制逻辑电路130。块地址比较部220输出的擦除进展信号还用作控制 逻辑电路130的擦除操作使能信号。此外，控制逻辑电路130根据块地 址比较部220输出的擦除进展信号来确定是否对下一块执行擦除操作或 擦除操作是否结束，并根据结果输出擦除命令ERS。简言之，在本实施例的闪存器件中，可以逐次擦除要擦除的块，而 不用在每一擦除操作之后不断地输入下一块地址。仅需要起始块地址和 最后块地址。图2所示为根据本发明的一个实施例的擦除闪存器件中的块的方法 的流程图。参考图1和图2，在步骤S210,输入擦除设置命令，以执行擦除操 作。此处，擦除设置命令可从外围电路输入，如CPU等。在步骤S220，与要擦除的第一块的地址对应的起始块地址被存储在 地址寄存器部200的第一地址寄存器部200A中。在步骤S230，存储起始块地址，然后输入伪确认命令(dummy confirm command )。此处，所述伪确认命令可以是确认起始块地址输 入结束的信号。这允许在起始块地址完成之后输入最后块地址的时序。在步骤S240，在输入伪确认命令之后，要擦除的最后块的地址被存 储在地址寄存器部200的第二地址寄存器200B中。此处，因为输入起 始块地址所需的时间是恒定的，例如，3个时钟周期，所以，在距第一 寄存器被加载一定时间段之后可以逐次输入最后块地址。这种情况下， 步骤S230可省略。在步骤S250，当最后块地址的存储结束时，输入擦除确认命令。此 处，在经过足够输入起始块地址和最后块地址的时间之后，擦除确认命 令可从外围电路如CPU等产生，并被输入到控制逻辑电路130。在步骤S260,当输入擦除确认命令时，执行擦除操作。控制逻辑电 路130输出行地址RADD、或与存储在第一地址寄存器200A中的起始 块地址对应的块地址、以及擦除命令信号ERS。行地址RADD或块地 址被发送到X-解码器150，并且也存储在擦除块地址存储部210中。体 电压发生器40，第一偏置电压发生器50和第二偏置电压发生器60响应 于擦除命令信号ERS来输出擦除操作所需的擦除电压VCB、VGD、VGS 和VWT1至VWTJ。 X-解码器150根据行地址RADD输出用于选择要
擦除的块的块选择信号。切换部160根据块选择信号将全局字线GWL1 至GWL耦合到所要擦除的块的本地字线，将全局漏选择线GDSL耦合 到本地漏逸择线，将全局源逸捧线GSSL耦合到本地源选择线，使得擦 除电压VCB、 VGD、 VGS和VWT1至VWTJ被发送到要擦除的块中 的闪存单元。因此，擦除电压VCB、 VGD、 VGS和VWT1至VWTJ 被发送到要擦除的块，于是执行擦除操作。擦除操作结束后，确定擦除 操作是否正常结束。如果擦除操作不是正常结束，则再次执行擦除操作。 如果再次执行擦除操作，体电压发生器40输出的体电压VCB的电平可 逐渐增加。在步骤S270，如果擦除操作结束，则检测被擦除的块是否是要擦除 的块中的最后块。特别地，擦除块地址存储部210向块地址比较部220 输出所存储的擦除块地址。块地址比较部220然后将存储在第二地址寄 存器200B中的最后块地址与所述擦除块地址进行比较。如果所述最后块地址与所述擦除块地址不同，则块地址比较部220 将擦除进展信号输出到控制逻辑电路130，于是可对下一块执行擦除操作。在步骤S280，对下一块进行擦除操作，控制逻辑电路130增加行地 址RADD或块地址。然后根据增加的行地址RADD再次执行擦除操作， 即，再次执行步猓S260。如果在步骤S270中所述擦除块地址与最后块地址相同，则每个要 擦除的块已被擦除，于是擦除操作结束。这时，块地址比较部220禁止 到控制逻辑电路130的擦除进展信号，由此结束擦除操作。本说明书中的对"一个实施例"、"实施例"、"示例实施例，，等的任 何提及均表示结合实施例所述的具体特征、结构或特性包括在本发明 的至少 一个实施例中。本说明书中各处出现这个词不必指同 一 实施例。虽然已参考多个示意，施例，明了本发明，应该理解本领域技术人中。更特别地，在本公开、附图和所附权利要求的范围内，对组成部分 和/或主题组合设置的设置的各种变更和修改均是可能的。
权利要求
1.一种闪存器件，其包括具有多个块的存储器单元阵列；地址寄存器部，其被配置为存储要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的所述多个块中的要擦除的最后块的最后块地址；控制逻辑电路，其被配置成输出擦除命令信号和擦除块地址；高电压发生器，其被配置为根据所述擦除命令信号来输出擦除操作所需的擦除电压；块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地址的块；擦除块地址存储部，其被配置为存储从所述控制逻辑电路输出的擦除块地址；块地址比较部，其被配置为比较所述最后块地址与所述擦除块地址，并基于对所述最后块地址和所述擦除块地址的比较向所述控制逻辑电路输出擦除进展信号，其中所述控制逻辑电路增加所述擦除块地址，直到所述擦除块地址等于所述最后块地址。
2. 如权利要求l所述的闪存器件，其中所述地址寄存器部包括 配置为存储所述起始块地址的第一地址寄存器；以及 配置为存储所述最后块地址的第二地址寄存器。
3. 如权利要求1所述的闪存器件，其中所述控制逻辑电路在执行 编程操作时输出编程命令信号，并在执行读操作时输出读命令信号。
4. 如权利要求3所述的闪存器件，其中所述高电压发生器根据所 述编程命令信号来输出编程操作所需的编程操作电压，并根据所述读命 令信号来输出读操作所需的读操作电压。
5. —种闪存器件，其包括 具有多个块的存储器单元阵列；地址寄存器部，其被配置为接收要擦除的多个块中的要擦除的第一 块的起始块地址和要擦除的所述多个块中的要擦除的最后块的最后块 地址；控制逻辑电路，其被配置为输出擦除命令信号和与要擦除的所述块 之一对应的擦除块地址； 块地址比较部，其被配置为比较所述控制逻辑电路输出的擦除块地 址与所述最后块地址，并基于对所述擦除块地址和所述最后块地址的比 较向所迷控制逻辑电路输出擦除进展信号，其中所述控制逻辑电路输出要擦除的另一块的擦除块地址，直到所 述擦除进展信号指示要擦除的所述最后块已经或正在被擦除。
6. 如权利要求5所述的闪存器件，其中当所述控制逻辑电路输出 的擦除块地址对应于所述最后块地址时，所述擦除进展信号指示要擦除 的所述最后块已经被擦除。
7. 如权利要求5所述的闪存器件，其还包括 擦除块地址存储部，其被配置为接收从所述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。
8. 如权利要求5所述的闪存器件，其还包括 高电压发生器，其被配置为根据所述控制逻辑电路输出的擦除命令信号来输出擦除操作所需的擦除电压；以及块选择部，其被配置为将所述擦除电压发送到对应于所述擦除块地 址的块。
9. 如权利要求5所述的闪存器件，其中所述地址寄存器部包括 配置为存储所述起始块地址的第一地址寄存器；以及 配置为存储所述最后块地址的第二地址寄存器。
10. 如权利要求9所述的闪存器件，其中所述地址寄存器部和所述 块地址比较部共享所述第二地址寄存器。
11. 一种擦除闪存器件中的块的方法，其包括 存储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址；存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块 地址；从所述第一块开始执行擦除操作，直到所述最后块被擦除； 确定最近正在擦除或已被擦除的块是否对应于所述多个块中的要 擦除的所述最后块；根据所述的确定步骤来停止所述擦除操作。
12. 如权利要求11所述的方法，其还包括 在存储所述起始块地址之前，输入用于擦除操作的擦除设置命令。
13. 如权利要求11所述的方法，其还包括在存储所述最后块地址之前，输入伪确认命令，用于调整所述最后 块地址的输入时序。
14. 如权利要求ll所迷的方法，其还包括 在所述擦除操作之前输入擦除确认命令。
15. 如权利要求11所述的方法，其中所述的执行擦除操作的步骤包括擦除由所述起始块地址所选择的块；以及 增加所述起始块地址，以选择下一个要擦除的块， 其中所述起始块地址被增加，直到所述最后块地址，以便擦除每一块。
16. 如权利要求15所述的方法，其还包括 执行所述擦除操作之后，确定所述擦除操作是否已正确执行。
17. 如权利要求11所述的方法，其中所述的执行擦除操作的步骤 包括擦除由所述起始块地址所选择的块；以及 从要擦除的所述多个块中选择另一块地址， 其中重复上述的擦除和选择步骤，直到所述最后块已被擦除。
全文摘要
一种闪存器件，其包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的多个块中的要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦除块地址。块地址比较部被配置为比较所述控制逻辑电路输出的擦除块地址与所述最后块地址，并基于对所述擦除块地址和所述最后块地址的比较向所述控制逻辑电路输出擦除进展信号。所述控制逻辑电路输出要擦除的另一块的擦除块地址，直到所述擦除进展信号指示要擦除的所述最后块已经或正在被擦除。
文档编号G11C16/16GK101154457SQ20061015644
公开日2008年4月2日 申请日期2006年12月31日 优先权日2006年9月29日
发明者丁民中, 姜泰圭, 郑丙官 申请人:海力士半导体有限公司