专利名称：液晶显示器及具有独立驱动节点的移位缓存器的制作方法
技术领域：
本发明涉及一种液晶显示器及移位缓存器，尤其涉及一种将各级驱动节点独立的移位缓存器。
背景技术：
功能先进的显示器渐成为现今消费电子产品的重要特色，其中液晶显示器已经逐渐成为各种电子设备如行动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记型计算机屏幕所广泛应用具有高分辨率彩色屏幕的显示器。
移位缓存器(shift register)为液晶显示面板的驱动电路中的一重要结构，其用以驱动液晶显示面板中各级显示电路，因此移位缓存器的电路设计对液晶显示面板的效能具有决定性的影响。
请参阅图1，图1为现有技术的液晶显示器中移位缓存器10的电路结构图。移位缓存器(shift register)10主要包含CK频率信号拉低模块(CKpull-down module)12、XCK频率信号拉低模块(XCK pull-down module)14、主要拉低模块(key pull-down module)16与自回授模块(self feedbackmodule)18。CK频率信号与XCK频率信号互为反相，CK信号拉低模块12由六个晶体管T109、T110、T111、T112、T113、T122组成。当CK频率信号为高电位时(即XCK频率信号为低电位时)，晶体管T112与T110被打开，使节点P101(即栅极线，gate line)与晶体管T102的栅极的电位经由晶体管T110拉低至VSS电位。XCK信号拉低模块14由六个晶体管T103、T104、T105、T106、T107、T108组成，当XCK频率信号为高电位时(即CK频率信号为低电位时)，晶体管T104与T106被打开，使节点P101与晶体管T102的栅极的电位经由晶体管T106拉低至VSS电位。主要拉低模块16由两个晶体管T116、T117组成，用以在晶体管T102输出一输出信号到节点P101后，将节点P101与晶体管T102的栅极的电位经由晶体管T117拉低至VSS电位。自回授模块18由五个晶体管T115、T118、T119、T120、T121组成，用以输出一驱动信号至主要拉低模块16。移位缓存器10另包含一晶体管T123，用以控制输出CK频率信号至下一级的驱动节点N+1ST。
在现有技术的移位缓存器10中，输出节点N负责将驱动信号输出到面板内的相应像素，驱动节点N+1ST则负责将驱动信号输出到下一级移位缓存器。然而，由于现有技术的移位缓存器10的电路结构，当输出节点N因为其所对应的面板内像素发生短路或信号异常，而造成输出节点N的电压准位无法改变时，此时晶体管T102以及晶体管T123便无法关闭，使驱动节点N+1ST的电压准位随着CK频率信号同步改变，因此造成后续的各级移位缓存器的电路都无法正常运作。
图2至图4为现有技术的移位缓存器10主要节点的信号时序图。请参阅图2，当节点N的V(N)波形与驱动节点ST的V(ST)波形都正常时，驱动节点N+1ST的V(N+1)波形呈现一正常的准位与波形，即V(N+1)波形为一单一触发方波。请参阅图3，当第N级像素发生短路或信号异常，而使节点N的V(N)波形呈一固定的高电位值时，由于驱动节点N+1ST的V(N+1)波形受到节点N的V(N)波形影响，此时驱动节点N+1ST的V(N+1)波形呈现一连续出现的方波，使第N+1级像素也会出现异常而无法正常运作。请续参阅图4，当第N级像素发生短路或信号异常，而使节点N的V(N)波形呈一固定的低电位值时，由于驱动节点N+1ST的V(N+1)波形受到节点N的V(N)波形影响，此时驱动节点N+1ST的V(N+1)波形呈现一单一突波后即下降至低电位，同样也会使第N+1级像素也会出现异常而无法正常运作。
因此，在现有技术中的电路架构，由于下一级(第N+1级)的驱动信号会受上一级(第N级)的驱动信号影响，当上一级(第N级)的驱动信号发生异常时，连带会使得下一级(第N+1级)的驱动信号无法正常运作，如此不但会影响液晶面板的驱动电路的整体运作，而且也会增加在面板检测时的困难度。
发明内容
本发明所要解决的技术问题在于提供一种液晶显示器及具有各级驱动节点独立的移位缓存器，其可避免因单一级的驱动信号异常而影响整体驱动电路的运作，也可减少在面板检测时的困难度。
依据本发明的上述目的，本发明提供一种液晶显示器，其包含一液晶显示面板，具有多个像素单元，以及一栅极驱动器，用以输出扫描信号以驱动该像素单元，且该栅极驱动器包含一具有多级移位缓存器的控制电路，其中每一单级移位缓存器，其包含一第一频率信号拉低模块、一第二频率信号拉低模块、一主要拉低模块、一自回授模块与一独立驱动信号输出单元。因第一频率信号与第二频率信号互为反相，该第一信号拉低模块用以在第一频率信号为高电位时(即第二频率信号为低电位时)，使一栅极线(gate line)的电位拉低至一低电位。该第二信号拉低模块用以在第二频率信号为高电位时(即第一频率信号为低电位时)，该栅极线的电位拉低至该低电位。该主要拉低模块用以在栅极线输出一输出信号后，迅速将栅极线的电位拉低至该低电位。该自回授模块用以输出一驱动信号至该主要拉低模块。该独立驱动信号输出单元用以独立输出下一级移位缓存器的驱动信号，使下一级移位缓存器的驱动信号不会受到该级移位缓存器的影响。
采用本发明的移位缓存器不但可避免因单一级的驱动信号异常而影响整体驱动电路的运作，而且在进行面板检测时，可快速地判断故障的像素所在位置，而不会因为单一级像素的故障去影响到后续各级像素的检测正确性，因此也可降低面板检测的困难度。
图1现有技术的单级移位缓存器的电路结构图；图2至图4为现有技术的单级移位缓存器中主要节点的信号时序图；图5为一液晶显示器的功能方块图；图6本发明一实施例的单级移位缓存器的电路结构图；图7至图9为本发明一实施例的单级移位缓存器中主要节点的信号时序图。
其中，附图标记40移位缓存器 42第一频率信号拉低模块44第二频率信号拉低模块 46主要拉低模块48自回授模块 50独立驱动信号输出单元500液晶显示器512液晶显示面板514栅极驱动器516源极驱动器
520像素单元 522晶体管T401-T422晶体管CK第一频率信号XCK第二频率信号 ST驱动信号N ST第N级驱动信号N+1ST第N+1级驱动信号P401节点具体实施方式
请参阅图5，图5为一液晶显示器500的功能方块图。液晶显示器500包含液晶显示面板512、栅极驱动器(gate driver)514以及源极驱动器(sourcedriver)516。液晶显示面板512包含多个像素，而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元520构成。栅极驱动器514输出扫描信号使得每一列的晶体管522依序开启，同时源极驱动器516则输出对应的数据信号至一整列的像素单元520使其充电到各自所需的电压，以显示不同的灰阶。当同一列充电完毕后，栅极驱动器514便将该列的扫描信号关闭，然后栅极驱动器514再输出扫描信号将下一列的晶体管522打开，再由源极驱动器516对下一列的像素单元520进行充放电。如此依序下去，直到液晶显示面板512的所有像素单元520都充电完成，再重头从第一列开始充电。在目前的液晶显示面板设计中，栅极驱动器514的控制电路等效上为移位缓存器(shift register)，其目的即每隔一固定间隔输出扫描信号至液晶显示面板512。
请参阅图6，图6为本发明一实施例的单级移位缓存器40的电路结构图。移位缓存器40包含第一频率信号拉低模块42、第二频率信号拉低模块44、主要拉低模块46与自回授模块48，其中第一频率信号与第二频率信号具一相位差，例如可为180度，第一频率信号可为一CK频率信号，第二频率信号可为XCK频率信号。第一信号拉低模块42可由六个晶体管T409、T410、T411、T412、T413、T422组成，当第一频率信号为高电位时(即第二频率信号为低电位)，晶体管T412与T410被打开，使节点P401与晶体管T402的栅极的电位经由晶体管T410拉低至一低电位，该低电位可为VSS电位。第二信号拉低模块44由两个晶体管T403、T406组成，当第二频率信号为高电位时(即第一频率信号为低电位)，晶体管T403与T413被打开，可对电容C401与晶体管T402进行放电以消除其残余电荷，并使节点P402与晶体管T402的漏极电位经由晶体管T413与晶体管T403拉低至该低电位。主要拉低模块46包含两个晶体管T416、T417，用以在晶体管T401输出一输出信号到节点P401后，将节点P401与晶体管T402的栅极的电位经由晶体管T417拉低至该低电位。自回授模块48由五个晶体管T415、T418、T419、T420、T421组成，其经由晶体管T402的控制，输出一驱动信号N ST至自回授模块48。
在较佳实施例中，移位缓存器40可另包含一独立驱动信号输出单元50用以输出下一级移位缓存器的驱动信号。独立驱动信号输出单元50可为晶体管T424，晶体管T424的源极接收该第一频率信号，漏极用以输出下一级移位缓存器的驱动信号N+1ST，而其栅极用于接收由节点P401传送的信号。当晶体管T424的栅极接收到由节点P401传送而来的一高电位信号，使晶体管T424打开时，第一频率信号即可输出到晶体管T424的漏极作为下一级移位缓存器的驱动信号N+1ST，但由于该下一级移位缓存器的驱动信号N+1ST不会经过晶体管T402，故该下一级移位缓存器的驱动信号N+1ST的电位不受该自回授模块48的驱动信号NST的电位变化而影响。因此当该级面板像素发生短路或信号异常时，可避免无法正确输出下一级驱动信号的缺点。
图7至图9为该移位缓存器40主要节点的信号时序图。请参阅图7，当节点N的V(N)波形与驱动节点ST的V(ST)波形都正常时，驱动节点N+1ST的V(N+1)波形呈现一正常的准位与波形，即V(N+1)波形为一单一触发方波。
请参阅图8，当第N级像素发生短路或信号异常，而使节点N的V(N)波形呈一固定的高电位值时，由于驱动节点N+1ST的输出是由独立驱动信号输出单元50的晶体管T424所控制，V(N+1)波形并不会受到由晶体管T402所控制节点N的V(N)波形影响，故此时驱动节点N+1ST的V(N+1)波形同样可呈现一单一触发方波，使第N+1级像素仍可维持正常运作。
请续参阅图9，当第N级像素发生短路或信号异常，而使节点N的V(N)波形呈一固定的低电位值时，由于驱动节点N+1ST的输出是由独立驱动信号输出单元50的晶体管T424所控制，V(N+1)波形并不会受到由晶体管T402所控制节点N的V(N)波形影响，故此时驱动节点N+1ST的V(N+1)波形同样可呈现一单一触发方波，使第N+1级像素仍可维持正常运作。
本发明的移位缓存器利用一独立的驱动信号输出单元来输出下一级像素的移位缓存器所需的驱动信号脉冲，当上一级移位缓存器发生短路或信号异常时，可避免后续的移位缓存器无法获得正确波形的驱动信号脉冲而无法正常运作。本发明的移位缓存器不但可避免因单一级的驱动信号异常而影响整体驱动电路的运作，而且在进行面板检测时，可快速地判断故障的像素所在位置，而不会因为单一级像素的故障去影响到后续各级像素的检测正确性，因此也可降低面板检测的困难度。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种移位缓存器，其特征在于，包含一节点；一第一频率信号拉低模块，用以当一第一频率信号为高电位时，使该节点的电位拉低至一低电位；一第二频率信号拉低模块，用以当一第二频率信号为高电位时，使该节点的电位拉低至该低电位；一主要拉低模块，用以当该节点输出一输出信号后，将该节点的电位拉低至该低电位；一自回授模块，用以输出一驱动信号至该主要拉低模块；及一独立驱动信号输出单元，其输出至下一级移位缓存器的驱动信号独立于该自回授模块的驱动信号的电位变化之外。
2.根据权利要求1所述的移位缓存器，其特征在于，该第一频率信号与该第二频率信号相位差为180度。
3.根据权利要求2所述的移位缓存器，其特征在于，该第一频率信号为一CK频率信号，该第二频率信号为一XCK频率信号。
4.根据权利要求1所述的移位缓存器，其特征在于，该独立驱动信号输出单元为一晶体管，该晶体管的源极接收该第一频率信号，该晶体管的漏极输出下一级移位缓存器的驱动信号，且该晶体管的栅极接收该节点传来的信号。
5.根据权利要求1所述的移位缓存器，其特征在于，该低电位为一VSS电位。
6.一种液晶显示器，其特征在于，包含一液晶显示面板，包含多个像素单元；及一栅极驱动器，用以输出扫描信号以驱动该像素单元，该栅极驱动器包含一控制电路，该控制电路包含多级移位缓存器，每一级移位缓存器包含一节点；一第一频率信号拉低模块，用以当一第一频率信号为高电位时，使该节点的电位拉低至一低电位；一第二频率信号拉低模块，用以当一第二频率信号为高电位时，使该节点的电位拉低至该低电位；一主要拉低模块，用以当该节点输出一输出信号后，迅速将该节点的电位拉低至该低电位；一自回授模块，用以输出一驱动信号至该主要拉低模块；及一独立驱动信号输出单元，其输出给下一级移位缓存器的驱动信号独立于该自回授模块的驱动信号的电位变化之外。
7.根据权利要求6所述的液晶显示器，其特征在于，该第一频率信号与该第二频率信号相位差为180度。
8.根据权利要求7所述的液晶显示器，其特征在于，该第一频率信号为一CK频率信号，该第二频率信号为一XCK频率信号。
9.根据权利要求6所述的液晶显示器，其特征在于，该独立驱动信号输出单元为一晶体管，该晶体管的源极接收该第一频率信号，该晶体管的漏极输出下一级移位缓存器的驱动信号，且该晶体管的栅极接收该节点传来的信号。
10.根据权利要求6所述的液晶显示器，其特征在于，该低电位为一VSS电位。
全文摘要
本发明公开一种液晶显示器及具有独立驱动节点的移位缓存器，该液晶显示器包含一液晶显示面板及一栅极驱动器，且该栅极驱动器具有至少一单级移位缓存器，该移位缓存器包含一第一频率信号拉低模块、一第二频率信号拉低模块、一主要拉低模块、一自回授模块与一独立驱动信号输出单元。该第一频率信号拉低模块在第一频率信号为高电位时，使一栅极线的电位拉低至一低电位。该第二频率信号拉低模块在第二频率信号为高电位时，该栅极线的电位拉低至该低电位。该主要拉低模块在栅极线输出一输出信号后，将栅极线的电位拉低至该低电位。该自回授模块输出一驱动信号至该主要拉低模块。该独立驱动信号输出单元独立输出下一级移位缓存器的驱动信号。
文档编号G11C19/00GK101067691SQ20071011105
公开日2007年11月7日 申请日期2007年6月13日 优先权日2007年6月13日
发明者魏俊卿, 罗时勋, 叶彦显, 丘振伦, 吴仰恩 申请人:友达光电股份有限公司