专利名称：存储器读取电路的制作方法
技术领域：
本发明涉及一种存储器读取电路，且特别是涉及一种从存储单元的源极 端感测源极电流以进行读取操作的存储器读取电路。
背景技术：
存储器在现代已被广泛地应用于数据存储的领域。存储器具有多个存储
单元(memory cell),此些存储单元通常被配置成阵列(array)的形式，其中， 每一列的存储单元对应于一条字线(word line),每一行的存储单元对应于一 条位线(bit line)。每一个存储单元各包括一个晶体管，晶体管的第一端耦 接至一位线，第二端耦接至另一位线，控制端耦接至相对应的字线。
每一个存储单元可定义为一个二进制的位，亦即"0"或"1"其中之一。 通常，被编程(program)的位表示为"0"，被抹除(erase)的位表示为"1"。 此外，在某些型式的存储器中，存储单元存储二个二进制的位，亦即第一位
和第二位。第一位可表示为"o"或'T，，而第二位亦可表示为"o"或"r。 一般而言，在读取操作时序阶段内，存储器藉由感测由存储单元所汲取 的电流而判断存储单元的状态。请参照图l，其示出了传统存储器的电路图。
存储器100包括多个存储单元及存储器读取电^各110。在图1中，多个存储 单元仅以第一存储单元M1及第二存储单元1^作为代表，然不限于此。存储 器读取电路110包括感测选择电路112、感测电3各113、充电选择电路114以 及漏纟及端偏压电^各115。
第一存储单元M1耦接至第一位线BL1及第二位线BU，第二存储单元M2 耦接至第二位线BL2及第三位线BL3,且第一存储单元M1及第二存储单元M2 均受字线WL的控制。在一读取操作模式，感测选择电路112将第二位线BL2 连接至感测电路113。此外，充电选择电路114将第一位线BL1连接至漏极 端偏压电路115,亦即第一存储单元M1的第一端具有漏极端偏压D。感测电 路113感测流经感测选择电路112的感测电流1^以判断第一存储单元M1的 状态。若感测电流I^大于一参考电流Iw，则第一存储单元M1被判断为表示'T，，若感测电流I^小于参考电流Iw，则第一存储单元M1被判断为表示 "0"。
此外，在读取操作时序阶段，第三位线BL3的电压电平在感测操作时是 浮动的，且被错误电流Ie"充电。亦即，第一存储单元M1有从第二存储单元 M2而来的放电电 流o
然而，当第一存储器单元M1代表"1"而第二存储单元MZ亦代表"r 时，可能会发生从第二存储单元M2的第二端流至第二存储单元M2的第一端 的漏电流，即错误电流Im。在上述的情况下，感测电流I^不等于漏极电流 I"存储器100的读取操作的可靠度降低，导致存储器100的整体性能表现 降低。
发明内容
本发明提供一种存储器读取电路15
,从存储单元的源极端感测存储单元的源极电流以进行读取操作。
根据本发明的第一方面，提出一种存储器读取电路。存储器包括第一存 储单元及第二存储单元，第一存储单元耦接至第一位线及第二位线，第二存 储单元耦接至第二位线及第三位线。存储器读取电路包括源极端感测电路、 漏极端偏压电路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏 极端偏压。第一选择电路用于在一读取操作模式连接第二位线及第三位线至 漏极端偏压电路。第二选择电路用于在读取操作模式连接第一位线至源极端 感测电路以感测第 一 存储单元的源极电流。
根据本发明的第二方面，另提出一种存储器读取电路。存储器包括第一 存储单元、第二存储单元及第三存储单元。第一存储单元耦接至第一位线及 第二位线，第二存储单元耦接至第二位线及第三位线，第三存储单元耦接至 第三位线及第四位线。存储器读取电路包括源极端感测电路、漏极端偏压电 路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏极端偏压。第 一选择电路用于在一读取操作模式连接第二位线及第三位线至漏极端偏压电 路。第二选择电路用于在读取操作模式连接第一位线至源极端感测电路以感 测第一存储单元的源极电流，且在读取操作模式连接第四位线至源极端感测 > 电路以感测第三存储单元的源极电流。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细il明如下。
图1示出了传统存储器的电路图。
图2示出了依照本发明较佳实施例的存储器的电路图。
图3示出了依照本发明较佳实施例的存储器之一例的详细电路图。
附图符号说明100:存储器
110:存储器读取电路
111:接地选择电路
112:感测选择电路
113:感测电3各
114:充电选择电路
115:漏极端偏压电路
200:存储器
210:存储器读取电路
211:第一选择电路
212:漏才及端偏压电^各
213:第二选择电路
214:源极端感测电路
215:第三选择电路
216:源极端屏蔽电路
217:Y通路
300:存储器
Ml-M4:存储单元 Tl-T3:晶体管 R1-R2:电阻
具体实施例方式
本发明提供一种存储器读取电路，从存储单元的源极端感测存储单元的 源极电流以进行读取操作。请参照图2，其示出了依照本发明较佳实施例的存储器的电路图。存储 器200包括多个存储单元及存储器读取电路210。在图2中，是举第一存储 单元Ml 、第二存储单元M2 、第三存储单元M3及第四存储单元M4为例做说明。 第一存储单元M1耦接至第一位线BL1及第二位线BL2,第二存储单元M2耦 接至第二位线BL2及第三位线BL3，第三存储单元M3耦接至第一位线BL1及 第四位线BL4，第四存储单元M4耦接至第四位线BM及第五位线BL5。第一 存储单元M1、第二存储单元M2、第三存储单元MS及第四存储单元M4的栅极 均受字线WL的控制。漏极端偏压电路212提供一漏极端偏压D。
存储器读取电路210包括第一选择电路211、漏极端偏压电路(drain side bias circuit) 212、第二选择电路213、源极端感测电路(source side sensing circuit) 214、第三选择电路215及源极端屏蔽电i 各216。第一选择电路211 耦接至漏极端偏压电路212，第二选择电路213耦接至源极端感测电路214， 第三选择电路215耦接至源极端屏蔽电路216。在一读取操作模式，第一选 择电路211将第二位线BL2连接至漏极端偏压电路212,亦即第一存储单元 Ml的第二端具有漏极端偏压D,使得第一存储单元M1可以进行读取操作，第 一存储单元M1存储单一位，或存储一第一位及一第二位，并无限制。
此外，第一选择电路211亦将第三位线BL3连接至漏极端偏压电路212， 于是，第二存储单元M2的第一端及第二端均具有漏极端偏压D，因此第一存 储单元Ml得以藉由第二存储单元M2而与第二存储单元M2右侧的存储单元 (未示出于图)隔离。相较于传统的存储器，本实施例所揭露的存储器读取电 路节省了充电选择电路。
在上述的读取操作模式中，第二选择电路213将第一位线BL1连接至源 极端感测电路214。由于第一存储单元M1进行读取操作，故第一存储单元M1 的第一端具有源极电压S,源极端感测电路214感测流经第二选择电路213 的感测电流1^以判断第一存储单元M1的状态。此时，源极端感测电路214 所感测到的感测电流1^会等于电流L。若感测电流1^大于由一参考存储单 元(未示出于图)所输出的一参考电流Iw,则存储于第一存储单元M1的数据 被判断为表示"1"，若感测电流I^小于参考电流Iw,则存储在第一存储单 元M1的数据被判断为表示"0"。
此外，存储器200更包括第三存储单元M3，第三存储单元M3耦接至第 一位线BL1及第四位线BL4，第三存储单元M3的栅极受字线WL的控制。由于可能会有从第三存储单元M3的第二端流至第三存储单元M3的第一端的漏 电流产生，例如为漏电流乙，如此一来，感测电流1^会等于电流L而小于 源极电流Is,使得源极端感测电路214错误判断第一存储单元Ml的状态。
于是，在读取操作模式，第二选择电路213将第四位线BL4连接至源极 端感测电路214，亦即第三存储单元M3的第一端具有接近于源极电压S的电 压，使得漏电流152减少且部份的漏电流152(12)流回源极端感测电路214。因 此源极端感测电路214所感测到的感测电流U亦即I, + L)会更接近于源极 电流Is,源极端感测电路214得以正确判断第一存储单元M1的状态，提高了 存储器200的读取操作的可靠度。此外，存储器200亦可以利用更多数目的 存储单元以上述的第三存储单元M3的相同方法来更进一步提高读取操作的 可靠度，并不限于如图2所示的仅利用第三存储单元M3。
存储器200更包括第四存储单元M4，第四存储单元M4耦接至第四位线 BL4及第五位线BL5，字线WL控制第四存储单元M4的栅极。而存储器读取电 路210中的源极端屏蔽电路216提供一屏蔽电压SD。第三选择电路215耦接 至源极端屏蔽电路216。
由于第四存储单元M4相对于第三存储单元M3及第 一存储单元Ml而言， 依然会产生负载效应，即使此负载效应可能极为微小。于是，在读取操作模 式，第三选择电路215将第五位线BL5连接至源极端屏蔽电路215,因此， 第四存储单元M4的第一端具有屏蔽电压SD，此屏蔽电压SD的大小恰好阻挡 住源极电流Is或漏电流IS2,使得源极电流Is或漏电流Is2不会经由第四存储 单元M4流失。相较于上述的存储器200，传统存储器在源极端并无进行屏蔽 的动作，亦即传统存储器在存储单元的源极端亦可能有纟敬小的漏电流产生， 使得读取操作的可靠度下降。
本发明上述实施例所揭露的存储器200中，每一个选择电路，包括第一 选择电路213、第二选择电路211及第三选择电路215,相对应于每一条位线 实质上利用一 Y通路(Y-path)217实现。
请参照图3，其示出了乃依照本发明较佳实施例的存储器之一例的详细 电路图。其中，第一选择电路213、第二选择电路211及第三选择电路215 实质上是由多个开关SW及多个Y通路217所组成。存储器300的详细操作原 理已详述于上述实施例，故在此不再重述。
本发明上述实施例所揭露的存储器及其读取操作电路，源极端感测电路从存储单元的源极端感测存储单元的源极电流以进行读取操作。此外，利用 漏极端偏压电路达成隔离存储单元的目的，且省略了传统的漏极端偏压电路。 同时，亦利用源极端屏蔽电路使得存储单元的源极端不会有漏电流产生，提 高存储器读取操作的可靠度。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用于限定 本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和 范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视本发明的 申请专利范围所界定者为准。
权利要求
1.一种存储器读取电路，该存储器包括一第一存储单元及一第二存储单元，该第一存储单元耦接至一第一位线及一第二位线，该第二存储单元耦接至该第二位线及一第三位线，该存储器读取电路包括一源极端感测电路；一漏极端偏压电路，用于提供一漏极端偏压；一第一选择电路，用于一读取操作模式，连接该第二位线及该第三位线至该漏极端偏压电路；以及一第二选择电路，用于该读取操作模式，连接该第一位线至该源极端感测电路以感测该第一存储单元的源极电流。
2. 如权利要求1所述的存储器读取电路，其中，该存储器更包括一第三 存储单元，该第三存储单元耦接至该第一位线及一第四位线，该第二选择电 路连4妄该第四位线至该源极端感测电路，使得该源极端感测电路得以感测该 第三该存储单元的源极电流。
3. 如权利要求2所述的存储器读取电路，其中，该存储器更包括一第四 存储单元，该第四存储单元耦接至该第四位线及一第五位线，该存储器读取 电路更包括一源极端屏蔽电路，用于提供一屏蔽电压；以及 一第三选择电路，用于该读取操作模式，连接该第五位线至该源极端屏 蔽电路。
4. 如权利要求1所述的存储器读取电路，其中，所述存储单元分别具有 一栅极端，该栅极端耦接至一字线。
5. 如权利要求1所述的存储器读取电路，其中，该第一存储单元存储一 第一位及一第二位。
6. —种存储器读取电路，该存储器包括一第一存储单元、 一第二存储单 元及一第三存储单元，其中，该第一存储单元耦接至一第一位线及一第二位 线，该第二存储单元耦接至该第二位线及一第三位线，该第三存储单元耦接 至该第三位线及一第四位线，该存储器读取电路包括一源极端感测电路；一漏极端偏压电路，用于提供一漏极端偏压；一第一选择电路，用于一读取操作模式，连接该第二位线及该第三位线至该漏极端偏压电if各；以及一第二选择电路，用于该读取操作模式，连接该第一位线至该源极端感 测电路以感测该第一存储单元的源极电流，且在该读取操作模式连接该第四 位线至该源极端感测电路以感测该第三存储单元的源极电流。
7. 如权利要求6所述的存储器读取电路，其中，该存储器更包括一第四 存储单元，该第四存储单元耦接至该第四位线及一第五位线，该存储器读取 电路更包括一源极端屏蔽电路，用于提供一屏蔽电压；以及一第三选择电路，用于该读取操作模式连接该第五位线至该源极端屏蔽 电路。
8. 如权利要求6所述的存储器读取电路，其中，所述存储单元分别具有 一栅极端，该栅极端耦接至一字线。
9. 如权利要求6所述的存储器读取电路，其中，该第一存储单元存储一 第一位及一第二位。
全文摘要
一种存储器读取电路。存储器包括第一存储单元及第二存储单元，第一存储单元相邻于第二存储单元。存储器读取电路包括源极端感测电路、漏极端偏压电路、第一选择电路以及第二选择电路。漏极端偏压电路提供漏极端偏压。第一选择电路用于在一读取操作模式连接第二位线及第三位线至漏极端偏压电路。第二选择电路用于在读取操作模式连接第一位线至源极端感测电路以感测第一存储单元的源极电流。
文档编号G11C7/06GK101286357SQ20071013828
公开日2008年10月15日 申请日期2007年8月3日 优先权日2007年4月9日
发明者陈重光 申请人:旺宏电子股份有限公司