专利名称：内存选取装置的制作方法
技术领域：
本实用新型涉及一种内存选取装置，更详而言之，涉及一种可于 电子装置的第一、第二静态随机存取内存之间执行内存选取动作的内 存选取装置。
背景技术：
随着电脑科技和高速设备的不断开发，对数据储存容量及数据传 输率的要求也越来越高。而由于传输方式的不同，各种高速设备在运行时能否实现可靠的数据交换就显得十分重要。其中，高速双SRAM (Static Random Access Memory,静态随机存取内存)的出现对于高 速设备则提供了可靠的数据交换效能。以常见的SRAM型号CY62128为 例，其为BMC (Baseboard Management Controller,基板管理控制器) 提供的SRAM， 一个CY62128的容量是128K X 8 Bit,单片的CY62128 的容量不能满足系统的需要，故于电子装置中会使用二片CY62128，故 而BMC的芯片需要对这二片SRAM进行内存芯片的选取，以供电子装置 于所选取的SRAM中进行对应的读写动作。请参阅图l，显示现有技术中所采用的于二片例如CY62128的SRAM 中执行内存选取的设计电路图。如图所示，对于第一SRAMIO，该BMC12 的第一输出接脚120以及第二输出接脚122通过第一转换单元14与该 第一 SRAM10的例如接脚CS—N电性连接，其中，该第一输出接脚120 是用以产生第一控制信号，该第二输出接脚122是用以产生第二控制 信号，该第一控制信号与第二控制信号经该第一转换单元14的信号处 理后产生一具有第一状态值的选择信号输出至该第一 SRAM10的接脚 CS—N，以供选取该第一 SRAM10;而对于第二SRAMll，该BMC12的第一 输出接脚120与第二转换单元16电性连接，并连同第二输出接脚122 通过第三转换单元18与第二 SRAM11的接脚CS—N电性连接，其中，该 第一控制信号与第二控制信号经该第二、第三转换单元14、 16的信号处理后产生一具有第二状态值的选择信号并输出至该第二 SRAM12的接 脚CS—N，以供选取该第二SRAM12。于本实施例中，该第一、第三转换 单元14、 18是例如由或门(OR Gate)及其周边电子元件与线路所组 成，该第二转换单元16是例如由非门(NOT Gate)及其周边电子元件 与线路所组成。故信号之间的逻辑关可以描述如下，当第二控制信号 为高位准时，第一、第二SRAMIO、 ll均不能被激活，当第二控制信号 为低位准时，第一、第三转换单元14、 18的或门被开启。且当第一控 制信号为低位准时，则经由该第一转换单元14的信号转换后产生具有 第一状态值的选择信号(低位准信号)至该第一 SR層IO的接脚CS—N， 藉以选取该第一 SRAMIO，以供该电子装置使用该第一 SRAM 10;而当 第一控制信号为高位准时，经由该第二、第三转换单元16、 18的信号 转换后产生具有第二状态值的选择信号(低位准信号)并输出至该第 二SRAMll的接脚CS—N，以供该电子装置使用该第二SRAM 11。但是，于上述电路图中，仅利用SRAM的单一接脚CS—N，即将该控 制信号均输入至该SR細的单一接脚CS—N以完成内存选取作业。为此， 需额外配置有例如由或门及其周边电子元件与线路所组成的第一、第 三转换单元14、 18以及由非门及其周边电子元件与线路所组成第二转 换单元16，以实现控制信号的信号转换并产生具有第一状态值的选择 信号及第二状态值的选择信号，藉以选取该第一SRAM IO或第二SRAM 11,造成选取电路过于繁锁，且相对而言，增加电路设计的整体成本。因此，如何提供一种电路简单的内存选取装置，藉以克服现有内 存选取设计中电路设计复杂、元件繁多且成本较高的弊端，且可相应 节省设计空间，遂成为目前亟待解决的问题。实用新型内容鉴于上述现有技术的缺陷，本实用新型的主要目的在于提供一种 内存选取装置，以可于电子装置的第一、第二静态随机存取内存之间 执行内存选取动作。本实用新型的另一 目的在于提供一种设计简单且可节省布局空间 的内存选取装置。为达到上述目的以及其它目的，本实用新型即提供一种内存选取装置，应用于一具有第一、第二静态随机存取内存(Static Random Access Memory, SRAM)的电子装置中，其中，该第一、第二静态随机 存取内存分别具有第一输入接脚及第二输入接脚，该内存选取装置包 括基板管理控制器，具有第一输出接脚及第二输出接脚，其中，该 基板管理控制器的第一输出接脚是与该第一、第二静态随机存取内存 的第一输入接脚电性连接，该基板管理控制器的第二输出接脚是与该 第二静态随机存取内存的第二输入接脚电性连接，该基板管理控制器 是用以产生激活信号并经由该第一输出接脚输出，以及产生一具有第 一状态值的选择信号经由该第二输出接脚输出；以及转换单元，与该 基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入 接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处 理，以将该选择信号由第一状态值转换为第二状态值，并将该第二状 态值的选择信号输出至该第一静态随机存取内存的第二输入接脚，从 而当该第一、第二静态随机存取内存的第一输入接脚接收到该基板管 理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器 输出的具有第一状态值的选择信号及经该转换单元转换而输出的具有 第二状态值的选择信号选取该第一、第二静态随机存取内存中之一者， 以供该电子装置使用。上述该基板管理控制器的第二输出接脚与该第二静态随机存取内 存的第二输入接脚之间电性连接有一电阻元件。上述内存选取装置中的转换单元的具体实施方式
包括非门、提供 电源予该非门的供电电源、以及设于该非门与接地端之间的电容。上述内存选取装置的具体实施方式
是指该激活信号为低位准，第 一状态值的选择信号为低位准，以及第二状态值的选择信号为高位准， 则选取该第一静态随机存取内存；以及依据该激活信号为低位准，第 一状态值的选择信号为高位准，以及第二状态值的选择信号为低位准， 则选取该第二静态随机存取内存。相比于现有技术，本实用新型的内存选取装置主要是通过将基板 管理控制器的第一输出接脚与该第一、第二静态随机存取内存的第一 输入接脚电性连接，并将基板管理控制器的第二输出接脚与该第二静 态随机存取内存的第二输入接脚电性连接以及经由一转换单元与第一静态随机存取内存的第二输入接脚电性连接，从而当第一、第二静态 随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信 号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值 的选择信号及经转换单元转换并输出的具有第二状态值的选择信号选 取该第一、第二静态随机存取内存中之一者，以供该电子装置使用， 相比于现有技术，本实用新型的内存选取装置不必如现有技术须使基 板管理控制器的第一、第二输出接脚通过多个转换单元并电性连接至 该第一、第二静态随机存取内存的输入接脚即可实现相同的内存选取 功能，因此可简化电路结构，并达到节省电子零件、制造成本以及节 省设计空间的效果。
图1为现有技术一用以对两内存进行选取的设计电路示意图； 图2A为本实用新型的内存选取装置的基本架构示意图；以及 图2B是用以说明实现本实用新型的内存选取装置的电路范例。 主要元件符号说明10第—-s應11第二.S讓12BMC120第—-输出接脚122第二:输出接脚14第—-转换单元16第二:转换单元18第三:转换单元20第—-内存21第二:内存200、210第一输入接脚202、212第二输入接脚220第一-输出接脚222—:输出接脚22基板管理控制器24 转换单元 240非门242 供电电源244 电容26 电阻元件具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技 术人员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点 与功效。本实用新型亦可通过其它不同的具体实例加以施行或应用， 本说明书中的各项细节亦可基于不同观点与应用，在不背离本实用新 型的精神下进行各种修饰与变更。请参阅图2A，其显示本实用新型的内存选取装置的基本架构示意 图，本实用新型的内存选取装置是应用于一具有第一静态随机存取内 存20及第二静态随机存取内存21的电子装置中，其中，该第一静态 随机存取内存20分别具有第一输入接脚200及第二输入接脚202，且 该第二静态随机存取内存21分别具有第一输入接脚210及第二输入接 脚212。于本实施例中，该电子装置为个人电脑、笔记型电脑，抑或为 服务器等其它数据处理装置。该第一、第二静态随机存取内存20、 21是以型号CY62128的静态随机存取内存(Static Random Access Memory, SRAM)为例进行说明的。如图2A所示，本实用新型的内存选取装置包括具有第一输出接脚 220及第二输出接脚222的基板管理控制器(Baseboard Management Controller, BMC) 22、以及转换单元24。该基板管理控制器22至少具有第一输出接脚220及第二输出接脚 222，其中，该第一输出接脚220是与该第一、第二静态随机存取内存 20、 21的第一输入接脚电性200、 210电性连接，该第二输出接脚222 是与该第二静态随机存取内存21的第二输入接脚212电性连接。该基 板管理控制器22是用以产生激活信号并经由该第一输出接脚220输 出，以及产生一具有第一状态值的选择信号并经由该第二输出接脚222 输出。该转换单元24是与该基板管理控制器22的第二输出接脚222及 第一静态随机存取内存20的第二输入接脚202电性连接，用以对该基 板管理控制器22输出的选择信号进行转换处理以产生一具有第二状态 值的选择信号输出。于本实施例中，该转换单元24例如由非门及其周 边电子元件与线路所组成。因此，通过上述内存选取装置，从而当该第一、第二静态随机存 取内存20、 21的第一输入接脚200、 210接收到该基板管理控制器22 输出的激活信号而处于激活状态时，通过该基板管理控制器22输出的 具有第一状态值的选择信号及经由该转换单元24输出的具有第二状态 值的选择信号来选取该第一或第二静态随机存取内存，以供该电子装 置使用。复请参阅图2B，其是显示本实用新型的内存选取装置的一具体实 施例的电路示意图，以下配合图2B详细说明本实用新型的内存选取装 置的一较佳电路结构中各组成元件的连接关系及其工作原理。如图2B所示，于本实施例中，该第一、第二静态随机存取内存20、 21的第一输入接脚200、 210例如一般静态随机存取内存芯片所具备的 接脚CS—N，而第二输入接脚202、 212是例如一般静态随机存取内存芯 片所具备的接脚CS，其中，该第一输入接脚200、 210为低位准有效、 该第二输入接脚202、 212为高位准有效。该基板管理控制器22是例 如为一基板管理控制器(Baseboard Management Controller, BMC)， 其至少具有第一输出接脚220及第二输出接脚222。其中，该第一输出 接脚220是与该第一、第二静态随机存取内存20、 21的第一输入接脚 200、 210电性连接；而该第二输出接脚222是与该第二静态随机存取 内存21的第二输入接脚212电性连接。于本实施例中，该基板管理控 制器22的第二输出接脚222与该第二静态随机存取内存21的第二输 入接脚212之间电性连接有一电阻元件26。该转换单元24是与该基板管理控制器22的第二输出接脚222及 第一静态随机存取内存20的第二输入接脚202电性连接。于本实施例 中，该转换单元24包括非门(NOT Gate) 240、提供电源予该非门240 的供电电源242、以及设于该非门240与接地端之间供滤波的电容244， 以对该第二输出接脚222所输出的选择信号执行位准转换处理以产生一具有第二状态值的选择信号输出。于本实施例中，该激活信号为低位准有效，因此，该基板管理控制器22的第一输出接脚220所输出为 第一状态值的选择信号，其中该第一状态值为低位准，并经过该非门 240使该第一状态值由低位准转为高位准以形成该第二状态值的选择 信号，故就第一静态随机存取内存20的接脚CS而言，该第二状态值 的选择信号为高位准有效。本实施例电路结构的工作原理如下所述当第一、第二静态随机 存取内存20、 21的第一输入接脚200、 210接收到该基板管理控制器 22的第一输出接脚220所输出的激活信号(低位准信号)时而处于激 活状态，因为第一、第二静态随机存取内存20、 21的接脚CS—N处于 低位准信号时为有效状态，且当该基板管理控制器22的第二输出接脚 222所输出的选择信号为高位准时，即产生具有第一状态值的选择信号 (高位准信号)至该第二静态随机存取内存21的第二输入接脚212， 因为第二静态随机存取内存21的接脚CS处于高位准信号时为有效状 态，故选取该第二静态随机存取内存21，以供该电子装置使用；而当 该基板管理控制器22的第二输出接脚222所输出的选择信号为低位 准，则经由该转换单元24的信号转换(由低位准转为高位准)后产生 具有第二状态值的选择信号(高位准信号)至该第一静态随机存取内 存20的第二输入接脚202，因为第一静态随机存取内存20的接脚CS 处于高位准信号时为效状态，故选取该第一静态随机存取内存20，以 供该电子装置使用。综上所述，相比于现有技术，本实用新型的内存选取装置是通过 将基板管理控制器的第一输出接脚与该第一、第二静态随机存取内存 的第一输入接脚电性连接，并将基板管理控制器的第二输出接脚与该 第二内存的第二输入接脚电性连接以及经由一转换单元与第一静态随 机存取内存的第二输入接脚电性连接，从而当第一、第二静态随机存 取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处 于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择 信号及转换单元输出的具有第二状态值的选择信号来选取该第一静态 随机存取内存或第二静态随机存取内存，以供该电子装置使用，相比 于现有技术，本实用新型的内存选取装置仅需利用内存所提供的输入接脚来作为内存选取的判断，而不必如现有技术须使基板管理控制器 的第一、第二输出接脚通过多个转换单元并电性连接至该第一、第二 静态随机存取内存的输入接脚，因此，本实用新型的内存选取装置在 实现内存选取功能的同时，亦可达到简化电路结构、节省电子零件以 及制造成本的目的，并可相应节省设计空间。上述实施例仅例示性说明本实用新型的原理及其功效，而非用于 限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精 神及范畴下，对上述实施例进行修饰与改变。因此，本实用新型的权 利保护范围，应以权利要求书的范围为依据。
权利要求1.一种内存选取装置，应用于一具有第一、第二静态随机存取内存的电子装置中，其中，该第一、第二静态随机存取内存分别具有第一输入接脚及第二输入接脚，其特征在于，该内存选取装置包括基板管理控制器，具有第一输出接脚及第二输出接脚，其中，该基板管理控制器的第一输出接脚是与该第一、第二静态随机存取内存的第一输入接脚电性连接，该基板管理控制器的第二输出接脚是与该第二内存的第二输入接脚电性连接，该基板管理控制器是用以产生激活信号并经由该第一输出接脚输出，以及产生一具有第一状态值的选择信号并经由该第二输出接脚输出；以及转换单元，与该基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处理，以将该选择信号由第一状态值转换为第二状态值，并将该第二状态值的选择信号输出至该第一内存的第二输入接脚；从而当该第一、第二静态随机存取内存的第一输入接脚接收到该基板管理控制器输出的激活信号而处于激活状态时，通过该基板管理控制器输出的具有第一状态值的选择信号及经该转换单元转换而输出的具有第二状态值的选择信号选取该第一、第二静态随机存取内存中之一者，以供该电子装置使用。
2. 根据权利要求1所述的内存选取装置，其特征在于该基板管 理控制器的第二输出接脚与该第二静态随机存取内存的第二输入接脚 之间电性连接有一 电阻元件。
3. 根据权利要求1所述的内存选取装置，其特征在于该转换单 元包括非门、提供电源予该非门的供电电源、以及设于该非门与接地 端之间的电容。
4. 根据权利要求1所述的内存选取装置，其特征在于于该激活 信号为低位准，第一状态值的选择信号为低位准，以及第二状态值的 选择信号为高位准，则选取该第一静态随机存取内存；于该激活信号 为低位准，第一状态值的选择信号为高位准，以及第二状态值的选择 信号为低位准，则选取该第二静态随机存取内存。
专利摘要本实用新型公开了一种内存选取装置，应用于具有第一、第二静态随机存取内存的电子装置中，其中，第一、第二静态随机存取内存分别具有第一输入接脚及第二输入接脚，该内存选取装置包括具有第一输出接脚及第二输出接脚的基板管理控制器，该第一输出接脚与该第一、第二静态随机存取内存的第一输入接脚电性连接，该第二输出接脚与该第二静态随机存取内存的第二输入接脚电性连接；转换单元，与该基板管理控制器的第二输出接脚及第一静态随机存取内存的第二输入接脚电性连接，用以对该基板管理控制器输出的选择信号进行转换处理，通过激活信号以及选择信号使该电子装置选取该第一静态随机存取内存或第二静态随机存取内存。
文档编号G11C8/00GK201111932SQ20072018263
公开日2008年9月10日 申请日期2007年10月17日 优先权日2007年10月17日
发明者刘士豪, 弇 王 申请人:英业达股份有限公司