专利名称：混合闪存装置、存储系统以及控制误差的方法
技术领域：
本发明涉及半导体存储装置。更具体地，本发明涉及混合闪存装置。
技术背景闪存是一种在施加的功率中断时能够保留所存储的数据的非易失性存 储器。尽管闪存的数据存取速度与关联于例如动态随机存取存储器(DRAM ) 之类的易失性存储装置的数据存取速度相比较慢，但它们明显比用于硬盘驱 动(HDDS)的数据存取速度快。当通常用作HHD的替代品时，闪存提供 改善的功率消耗特性以及改善的关于机械冲击的承受能力。因而，闪存广泛 地用于由电池功率驱动的应用和各种电子装置中。闪存通常能够使数据电写入到其中(即，编程)以及擦除。不像EEPROM， 闪存可以逐块地编程和擦除。此外，闪存通常是非常高的容量并且允许以每 比特比EEPROM更低的代价来存储数据。受益于闪存的使用的典型应用包 括数字音乐播放器、数字照相机、移动电话等。使能USB驱动器的闪存(或 闪存卡)广泛地应用于存储数据和用于在计算机之间传输数据。闪存典型地在具有浮置栅极晶体管的存储单元的阵列中存储数据。较新 的闪存能够在每一存储单元存储多个数据比特。为了描述方便,'在闪存装置 中用于存储一比特数据的存储单元称作单比特单元(SBC)。在闪存装置中 用于存储多比特数据的存储单元称作多比特单元(MBC )。在SBC闪存装置中，使用在用于具有定义值"1"的数据的阈值电压分 布与具有定义值"0"的数据的阈值电压分布中间的合适读电压，可识别在 每个存储单元中存储的数据。例如，当读电压被施加到存储单元的控制栅极时，有可能通过检测经过存储单元的对应电流来确定是存储了数据值0还是 1。在SBC闪存装置中的读电压与各个阈值电压分布之间的电压裕度通常 大于MBC闪存装置中的电压裕度。仍然在两种装置类型中出现读误差。因 而，可使用误差检测和/或纠正(ECC)方案来检测和/或纠正比特误差。一 个ECC方案例如公开在美国专利No.6，651，212中，在此并入其主题作为参 考。由于在MBC闪存装置中，每个存储单元存储的数据比特的数目增加， 因此使用更多的阈值电压分布和必须说明。如在闪存领域中公知的，在利用 MBC的闪存中，存在与使阈值电压分布处于同一水平相关联的某些困难。 即，存储单元的阔值电压在预定电压范围内变动。因此，不管由MBC存储 的数据比特数，用于特定MBC的阈值电压分布应当被均匀地跨越该电压范 围分布。然而，对于每个存储单元的某一数目的存储数据比特，该设计目标 将引起邻近阈值电压分布重叠。该结果成为进一步增加MBC可存储的数据 比特数的严重阻碍。而且，该结果对各种设计因素造成严重的问题，例如， 电荷损耗、读/编程操作时间段、装置发热、在编程/读邻近存储单元期间的 电荷耦合、单元缺陷等。总之，由于与MBC闪存装置相关的设计和制造困难扩大，所以胜任的 ECC功能优势变得日益迫切。发明内容本发明的某些实施例提供适用于混合闪存装置的误差控制方案，和/或适 用于在混合闪存装置内的存储系统的误差控制方案。在一个实施例中，本发明提供一种具有误差控制和纠正(ECC)能力的 混合闪存装置，并且包括控制块，响应外部提供的命令；数据存储块，包 括具有第 一 闪存单元的第 一数据存储区域和具有第二闪存单元的第二数据 存储区域，其中所述第一闪存单元和第二闪存单元在每个存储单元存储不同 的数据比特数；和误差控制块，包括用以实现第一误差控制方案的第一ECC 块和用以实现第二误差控制方案的第二 ECC块，其中所述命令指明指向存 储在第一数据存储区域中的数据的数据存取操作，控制块选择第一 ECC块 的操作，使得误差控制块根据第一误差控制方案进行操作，并且其中所述命令指明指向存储在第二数据存储区域中的数据的数据存取操作，控制块选择 第二 ECC块的操作，使得误差控制块根据该第二误差控制方案进行操作。在另一实施例中，本发明提供一种存储系统，包括存储控制器，响应从主机装置接收的命令来生成数据存取操作，并包括误差控制块，该误差控制块包括用以实现第一误差控制方案的第一 ECC块和用以实现第二误差控 制方案的第二 ECC块；以及闪存装置，包括数据存^l块，该数据存储块包 括具有第 一 闪存单元的第 一数据存储区域和具有第二存储单元的第二数据 存储区域，其中所述第 一闪存单元和第二闪存单元在每个存储单元存储不同 的数据比特数，并且其中，如果数据存取操作指向存储在该第一数据存储区 域中的数据，则存储控制器选择第一 ECC块的操作，使得误差控制块根据 第一误差控制方案进行操作，但是如果数据存取操作指向存储在第二数据存 储区域中的数据，则存储控制器选择第二 ECC块的操作，使得误差控制块 根据第二误差控制方案进行操作。在又一实施例中，本发明提供了 一种用以控制混合闪存装置中的误差的 方法，该混合闪存装置包括利用第 一 闪存单元实现的第 一数据存储区域和利 用第二闪存单元实现的第二数据存储区域，其中第一闪存单元和第二闪存单元在每个存储单元存储不同的数据比特数，以及该方法包括确定数据存取 操作是指向存储在第 一数据存储区域中的数据还是指向存储在第二数据存 储区域的数据；和当确定数据存取操作指向存储在第一数据存储区域中的数 据时，选择第一 ECC块的操作以执行与该数据存取操作相关联的数据有关 的第 一误差控制方案，以及当确定数据存取操作指向存^f诸在第二数据存储区 域中的数据时，选择第二 ECC块的操作以执行与该数据存取操作相关联的 数据有关的第二误差控制方案。
图1为根据本发明一个实施例的闪存装置的框图； 图2为根据本发明一个实施例的存储系统的框图； 图3为根据本发明另一实施例的闪存装置的框图; 图4为图3的误差控制块；图5为根据本发明另一实施例的存储系统的框图； 图6为根据本发明又一实施例的存储系统的框图；7图7为根据本发明又一实施例的闪存装置的框图 图8为根据本发明又一实施例的闪存装置的框9为根据本发明又一实施例的存储系统的框图；以及 图IO为智能卡的框图。
具体实施方式
现在，将参考附图描述发明的实施例。然而，本发明可能体现为许多不 同形式，并且不应不被认为仅限于示出的实施例。更确切地，这些实施例仅 呈现为示教示例。图1为根据本发明一个实施例的闪存装置的框图。参考图1，闪存装置包括数据存储块100、误差控制块200、控制块300。 在本上下文中，术语"块，， 一般用于表示电路，固件，或电路、控制逻辑以 及相关的能够实现期望功能的软件的组合。数据存储块100包括区域110(下文中，称作SBC区域)，其包括每 存储单元存储单个数据比特的SBC;以及区域120 (下文中，称作MBC区 域)，其包括每存储单元存储多个数据比特的MBC(即，存储"M比特数据"， 其中M为大于1的整数)。SBC区域IIO可在其中存储其它数据代码信息或 ECC数据。MBC区域120典型地将存储大宗或有效载荷数据。在本发明的某些实施例中，提供在SBC区域110和MBC区域120内的 闪存单元可为包括浮置栅极晶体管的闪存单元。然而，对于本领域技术人员 显然的是，闪存单元不仅限于包括浮置栅极晶体管的那些闪存单元。例如， 可使用电荷俘获(charge trap)晶体管等实现闪存单元。此外，闪存单元可 以是PRAM、 MRAM或其它类型的非易失性存储单元。参考图1,误差控制块200生成与将要存储在数据存储块100中的数据 有关的误差控制代码(ECC)。误差控制块200可用以检测和纠正在从数据 存储块100中读取的数据中的误差。在这点上，误差控制块200包括第一 ECC块210和第二 ECC块220。 第一 ECC块210包括能够执行与存储在SBC区域110中的ECC数据相关的 ECC操作的传统设计的电路。第二 ECC块220包括能够执行与存储在MBC 区域120中的有效载荷数据相关的ECC操作的传统设计的电路。也就是说，第一 ECC块210根据第一误差控制方案来生成和操纵与存储在SBC区域110中的数据有关的ECC数据。因而，第一ECC块210能够 根据第一误差控制方案来检测并纠正在从SBC区域110读取的数据中的误 差。第二 ECC块220根据第二误差控制方案来生成和操纵与存储在MBC区 域120中的数据有关的ECC数据。因而，第二 ECC块220能够根据第二误 差控制方案来检测和纠正在从MBC区域120读取的数据中的误差。根据本发明的不同实施例，第一误差控制方案可使用Bose、 Ray-Chaudhuri、 Hocquenghem(BCH)码或Reed-Solomon(RS)码，诸如在美国 专利No.6,651,212中公开的。第二误差控制方案可使用有时被称作软判决 (SD)方法的局部(fractional)读取方法。例如，在美国专利No.7，023，735 中公开了该局部读取方法，在此并入其主体作为参考。然而，对于本领域技 术人员显然的是，第一和第二误差方案可以通过现有的或者新出现的ECC 方案来另外地实现，例如使用重复码、奇偶校验码、循环码、汉明码、格雷 码、Reed-Muller码、最大似然等。根据当前数据存取操作是指向存储在SBC区域110中的数据还是指向 存储在MBC区域120中的数据，控制块300选择第一 ECC块210和第二 ECC块220之一。例如，如果数据存取操作从SBC区域110请求数据，则 控制块300选择第一 ECC块210并且误差控制块200根据第一误差控制方 案操作。如果数据存取操作从MBC区域120请求数据，则控制块300选择 第二 ECC块220并且误差控制块200根据第二误差控制方案操作。可根据 对应的地址信息、命令信息等确定是对存储在SBC区域110的数据还是对 存储在MBC区域120中的数据进行存取操作请求。以这种方式，可使用不同的ECC方案获得关于单比特数据或多比特数 据的最优化ECC性能。图2为根据本发明另一个实施例的存储系统的框图。参考图2,该存储系统包括闪存装置400和存储控制器500。闪存装置 400包括SBC区域410和MBC区域420。 SBC区i或410和MBC区域420 分别对应于图1的区域110和120。对于本领域技术人员显然的是，SBC区 域410和MBC区域420可实施在单个集成电路芯片上。根据从主机600接收的命令，存储控制器500控制指向闪存装置400的 数据存取(例如，编程和读取)操作。存储控制器500包括误差控制块510， 其包括第一 ECC块511和第二 ECC块512。第一 ECC块511和第二 ECC块512分别对应于图1的第一ECC块210和第二ECC块220。根据从主机 装置600接收的命令指明的、指向存储在SBC区域410或MBC区域420中 的数据的数据存取操作，存储控制器500选择第一 ECC块511或第二 ECC 块512之一。例如，当数据存取操作请求存储在(或意图存储在)SBC区域410中的 数据时，存储控制器500选择第一ECC块511,并且误差控制块510根据第 一误差控制方案运行。如果数据存取操作请求存储在(或意图存储在)MBC 区域420中的数据，则存储控制器500选择第二ECC块512，并且误差控制 块510根据第二误差控制方案运行。在图2中示出的实施例中，闪存装置400和存储控制器500可实现在闪 存卡上。可替代地，存储控制器500可安装在计算机内，并且分开提供闪存 装置400。在分开提供存储卡500和闪存装置400的情况下，使用无线、RF、 磁的、和/或使用许多标准接口 (例如ATA、 SATA、 USB、 SCSI、 ESDI、 ISO、 PCI、 IDE等)的任何一个的直接电接触，将存储控制器500连接到闪存装 置400。如以前所述，通过应用所选择的误差控制方案，对于单比特数据和多比 特数据可获得最优化的ECC性能。图3为根据本发明另一实施例的闪存装置的框图。图4进一步示出了图 3的误差控制块800。通常在图3中示出的闪存装置包括数据存储块700、误差控制块800以 及控制块900。如上所述，数据存储块700包括存储单比特数据的SBC区域 710、和存储M比特数据的MBC区域720。然而，参考图3，误差控制块800可变地生成与可能存储在数据存储块 700中的不同类型的数据有关ECC数据。误差控制块800使用例如先前识别 的那些方案之一的相应误差控制方案，检测和纠正在从数据存储块700的任 何部分读取的数据中的误差。在一个实施例中，如图4中所示，误差控制块 800包括多个误差控制方案以及多个ECC块80至8m,所述多个误差控制方 案多样地实现在硬件和/或软件中并且在误差控制块800之内被设计为选项 块810。即，操作各个ECC块80至8m，以分别实现不同的误差控制方案。 例如，可通过与存储在(或意图存储在)SBC区域710中的数据相关地使用 的选项块810,选择第一ECC块。可替代地，可通过与存储在(或意图存储在)MBC区域720中的数据相关地使用的选项块810,选择第二ECC块。在本发明的某些实施例中，选项块810可^f吏用传统电路和技术实现，例 如熔丝(ftise)和接合(bonding)选择。对于本领域技术人员显然的是，选 项电路810可以是可编程的，或者可以用软件实现。根据本发明实施例的误 差控制块800可用于选择性地和以不同方式实现误差控制方案的范围。例如，图3的控制块卯0可以根据正在读取或编程的数据是与SBC区 域710相关联还是与MBC区域720相关联，而选择第一ECC块80或第二 ECC块8m之一。图5为根据本发明另一个实施例的存储系统的框图。参考图5,存储系统包括闪存装置1000以及存储控制器1100。闪存装 置1000包括SBC区域1010和MBC区域1020。 SBC区域1010和MBC区 域1020分别对应于结合图3描述的区域710和720。对于本领域技术人员显 然的是，SBC区域1010和MBC区域1020可实现在单一集成电路芯片上。存储控制器1100相对于从主机装置1200接收的命令，控制指向闪存装 置1000的数据存取操作。存储控制器1100包括误差误差控制块1110,其可 基本上等同于结合图4描述的误差控制块800。因而，包括在图5的存储控 制器1100中的误差控制块1110可包括能够实现许多不同误差控制方案的电 路和软件。例如，根据由主机装置1200指明的数据存取操作是指向存储在(或意 图存储在)SBC区域1010中的数据还是指向存储在MBC区域1020中的数 据，存储控制器1100能够选择在误差控制块1110内的第一 ECC块或第二 ECC块。在该特定的实施例中，闪存装置iooo和存储控制器1100可实现在闪存卡上。可替代地，存储控制器1100可安装在终端装置或计算机内，并且分 开提供闪存装置。在后一情形中，存储控制器1100可使用传统理解的资源， 经由例如ATA、 SATA、 USB、 SCSI、 ESDI、 ISO、 PCI和IDE的标准化接 口，而连接到闪存装置1000。图6为根据本发明又一实施例的存储系统的框图。参考图6，存储系统包括数据存储块1300,其包括第一MBC区域1310 和第二MBC区域1320。第一MBC区域1310包括存储i比特数据的闪存单 元，并且第二MBC区域1320包括存储j比特数据的闪存单元，其中i为大于j的正整数。图6的存储系统还包括生成与存储在(或意图存储在)数据存储块1300 中的数据有关的ECC数据的误差控制块1400。包括第一ECC块1410和第 二 ECC块1420的误差控制块1400可相对于数据存储块1330进行操作，并 且更具体地，相对于在数据存储块1300之内的第一MBC区域1310和第二 MBC区域1320、以与误差控制块200相对于包括第一 SBC区域110和MBC 区域120的数据存储块100进行操作的方式类似地进行"J喿作。在图6中示出的实施例中，通过第一ECC块1410实现的第一误差控制 方案可使用BCG码或RS码。通过第二ECC块1410实现的第二误差控制方 案可使用局部读取方法。然而，如前面所述的，本发明的实施例不仅限于这 些误差控制方案，而是可一般地使用其它方案，例如重复码、奇偶校验码、 循环码、汉明码、格雷码、Reed-Muller码、最大似然等。根据数据存取操作是指向存储在(或意图存储在)第一MBC区域1310 中的数据还是指向存储在第二MBC区域1320中的数据，控制块1500可用 于在第一 ECC块1410和第二 ECC块1420之间进行选4奪。例如，如果数据 存取指向存储在MBC区域1310中的数据，则控制块1500选择第一ECC块 1410的操作，并且误差控制块1400根据第一误差控制方案操作。然而，如 果数据存取指向存储在第二MBC区域1320中的数据，则控制块1500选择 第二 ECC块1420的操作，并且误差控制块1400根据第二误差控制方案进 行操作。图7为根据本发明又一实施例的闪存系统的框图。在图7中示出的该系 统中，数据存储块1600类似于图2中所示出的数据存储块200,除了数据存 储块1600包括第一MBC1区域1610和第二MBC21620代替SBC区域410 和MBC区域420之外。与分别存储在(或将要存储在)第一MBC1区域1610 或第二MBC2区域1620中的数据有关的胜任误差控制方案的选择与提供可 类似地进行结合图6描述的途径。图8为根据本发明又一实施例的闪存系统的框图。除了数据存储区域包 括第一 MBC区域MBC1和第二 MBC区域MBC2以外，图8的闪存系统类 似于图3。与分别存储在(或意图存储在)第一 MBC1区域1910或第二 MBC2 区域1920中的数据有关的胜任误差控制方案的选择与提供可类似地进行结 合图6描迷的途径。图9为根据本发明又一实施例的闪存系统的框图。除了数据存储区域包括第一 MBC区域MBC1和第二 MBC区域MBC2以外，图9的闪存系统类 似于图5。与分别存储在(或意图存储在)第一MBC1区域2210或第二MBC2 区域2220中的数据有关的胜任误差控制方案的选择与提供可类似地进行进 和图6描述的途径。图IO为智能卡的一般框图，可在其中应用前述实施例中的任何一个。参考图10,智能卡包括处理单元3000、接口 3100、 ROM 3200、 RAM 3300、闪存装置3400以及误差控制单元3500。尽管未在图中示出，对于本 领域技术人员显然的是，智能卡还包括编码/解码块、安全措施块等。图10 的闪存装置3400和误差控制单元3500可根据结合图1至9在前面描述的任 一个实施例来实现。如上所述，通过相对于在闪存装置的不同部分存储的数据，例如在SBC 存储阵列和MBC存储阵列之间或在不同MBC阵列之间，而使用不同的ECC 方案，可获得最优化的ECC性能。上面公开的主题将被认为是说明性的，并非限制性的，并且所附权利要 求意欲覆盖所有的这种修改、增强以及其它实施例，其落入本发明的范围之 内。因而，法律所允许最大程度，本发明的范围通过随后的权利要求及其等 价物的最广义准许解释来确定，并且应不仅局限于或限制到前面的详细描 述。
权利要求
1. 一种具有误差控制和纠正(ECC)能力的混合闪存装置，并且包括控制块，响应外部提供的命令；数据存储块，包括具有第一闪存单元的第一数据存储区域和具有第二闪存单元的第二数据存储区域，其中所述第一闪存单元和第二闪存单元在每个存储单元存储不同的数据比特数；和误差控制块，包括用以实现第一误差控制方案的第一ECC块和用以实现第二误差控制方案的第二ECC块，其中所述命令指明指向存储在第一数据存储区域中的数据的数据存取操作，控制块选择第一ECC块的操作，使得误差控制块根据第一误差控制方案进行操作，并且其中所述命令指明指向存储在第二数据存储区域中的数据的数据存取操作，控制块选择第二ECC块的操作，使得误差控制块根据该第二误差控制方案进行操作。
2、 根据权利要求1的装置，其中，每个第一闪存单元存储1比特数据， 并且每个第二闪存单元存储M比特数据，其中M为大于1的正整数。
3、 根据权利要求l的装置，其中，每个第一闪存单元存储i比特数据， 并且每个第二闪存单元存储j比特数据，其中i为大于j的正整数。
4、 根据权利要求3的装置，其中i比特数据是2比特数据而j比特数据 是3比特数据，或者i比特数据是3比特数据而j比特数据是4比特数据。
5、 根据权利要求1的装置，其中所述误差控制块包括分别实现通过控 制块选择的附加误差控制方案的附加ECC块。
6、 根据权利要求l的装置，其中该第一误差控制方案至少使用Bose、 Ray-Chaudhuri、 Hocquenghem(BCH)码或Reed-Solomon(RS)码之一以控制与 存储在第 一 闪存单元中的数据相关联的误差。
7、 根据权利要求1的装置，其中该第二误差控制方案至少实现局部读 取方法和最大似然(ML)方法之一以控制与存储在第二闪存单元中的数据 相关联的误差。
8、 一种存储系统，包括存储控制器，响应从主机装置接收的命令来生成数据存取操作，并包括 误差控制块，该误差控制块包括用以实现第一误差控制方案的第一 ECC块和用以实现第二误差控制方案的第二ECC块；以及闪存装置，包括数据存储块，该数据存储块包括具有第一闪存单元的第 一数据存储区域和包括第二闪存单元的第二数据存储区域，其中所述第一闪 存单元和第二闪存单元在每个存储单元存储不同的数据比特数，其中，如果数据存取操作指向存储在该第一数据存储区域中的数据，则 存储控制器选择第一 ECC块的操作，使得误差控制块根据第一误差控制方 案进行操作，但是如果数据存取操作指向存储在第二数据存储区域中的数 据，则存储控制器选择第二 ECC块的操作，使得误差控制块根据第二误差 控制方案进行操作。
9、 根据权利要求8的存储系统，其中，每个第一闪存单元存储1比特 数据，并且每个第二闪存单元存储M比特数据，其中M为大于1的正整数。
10、 根据权利要求8的存储系统，其中，每个第一闪存单元存储i比特 数据，并且每个第二闪存单元存储j比特数据，其中i为大于j的正整数。
11、 根据权利要求IO的存储系统，其中i比特数据是2比特数据并且j 比特数据是3比特数据，或者i比特数据是3比特数据并且j比特数据是4 比特数据。
12、 根据权利要求8的存储系统，其中所述误差控制块包括分别实现通 过控制块选择的附加误差控制方案的附加ECC块。
13、 根据权利要求8的存储系统，其中所述第一误差控制方案至少使用 Bose、 Ray-Chaudhuri、 Hocquenghem(BCH)码和Reed-Solomon(RS)码之一以 控制与存储在第 一 闪存单元中的数据相关联的误差。
14、 根据权利要求8的存储系统，其中所述第二误差控制方案至少实现 局部读取方法和最大似然(ML)方法之一以控制与存储在第二闪存单元中 的数据相关联的误差。
15、 根据权利要求8的存储系统，其中所述闪存装置和所述存储控制器 通常实现在闪存卡上。
16、 根据权利要求8的存储系统，其中所述存储控制器实现在终端装置 或计算机中。
17、 根据权利要求16的存储系统，其中所述闪存装置从存储控制器分 离地实现，并且能够通过接口与该存储控制器对接。
18、 一种用以控制混合闪存装置中的误差的方法，该混合闪存装置包括利用第一闪存单元实现的第一数据存储区域和利用第二闪存单元实现的第 二数据存储区域，其中第 一 闪存单元和第二闪存单元在每个存储单元存储不 同的数据比特数，以及该方法包括确定数据存取操作是指向存储在第 一数据存储区域中的数据还是指向存储在第二数据存储区域的数据；和当确定数据存取操作指向存储在第 一数据存储区域中的数据时，选择第 一 ECC块的操作以执行与该数据存取操作相关联的数据有关的第一误差控 制方案，以及当确定数据存取操作指向存储在第二数据存储区域中的数据 时，选择第二 ECC块的操作以执行与该数据存取操作相关联的数据有关的 第二误差控制方案。
19、 根据权利要求18的方法，其中，每个第一闪存单元存储1比特数 据，并且每个第二闪存单元存储M比特数据，其中M为大于1的正整数。
20、 根据权利要求18的方法，其中，每个第一闪存单元存储i比特数 据，并且每个第二闪存单元存储j比特数据，其中i为大于j的正整数。
21、 根据权利要求20的方法，其中i比特数据是2比特数据且j比特数 据是3比特数据，或者i比特数据是3比特数据且j比特数据是4比特数据。
22、 根据权利要求18的方法，其中该误差控制块包括分别实现通过控 制块选择的附加误差控制方案的附加ECC块。
23、 根据权利要求18的方法，其中该第一误差控制方案至少使用Bose、 Ray-Chaudhuri、 Hocquenghem(BCH)码和Reed-Solomon(RS)码之一，以控制 与存储在第 一闪存单元中的数据相关联的误差。
24、 根据权利要求18的方法，其中该第二误差控制方案至少实现局部 读取方法和最大似然(ML)方法之一，以控制与存储在第二闪存单元中的 数据相关联的误差。
全文摘要
提供了一种混合闪存装置、存储系统以及控制误差的方法。混合闪存装置包括数据存储块，具有闪存单元的第一和第二数据存储区域；以及误差控制块，实现第一误差控制方案和第二误差控制方案，使得指向存储在第一数据存储区域的数据的数据存取操作选择第一误差控制方案，而指向存储在第二数据存储区域的数据的数据存取操作选择第二误差控制方案。
文档编号G11C29/42GK101256843SQ200810092059
公开日2008年9月3日 申请日期2008年1月4日 优先权日2007年1月4日
发明者裵壹万 申请人:三星电子株式会社