中心加热相变化存储器结构及其制造方法

专利名称：中心加热相变化存储器结构及其制造方法
技术领域：
本发明是有关于使用相变化存储材料，像是硫属化物与其它材料的高 密度存储装置，以及制造此类装置的制造方法。
背景技术：
相变化存储材料被广泛地用于读写光盘中。这些材料包括有至少两种 固态相，包括如为非晶态的固态相，以及为结晶态的固态相。激光脉冲是 用于读写光盘片中，以在二种相中切换，并读取此种材料于相变化之后的 光学性质。
如硫属化物及类似材料的此等相变化存储材料，可通过施加其幅度适 用于集成电路中的电流，而致使晶相变化。 一般而言非晶态的特征是其电 阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引 发使用可程序化电阻材料以形成非易失性存储器电路等兴趣，此电路可用 于随机存取读写。
从非晶态转变至结晶态一般是一低电流步骤。从结晶态转变至非晶态
(以下指称为复位(reset))—般是一高电流步骤，其包括一短暂的高电流密度 脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化 的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使 相变化材料从结晶态转变至非晶态的复位电流幅度应越低越好。
为降低复位所需的复位电流幅度，可通过减低在存储器中的相变化材 料元件的尺寸、以及减少电极与此相变化材料的接触面积而达成，因此可 针对此相变化材料元件施加较小的绝对电流值而达成较高的电流密度。
在复位过程中，通过增加该相变化材料的电阻率，可以降低引起一相 变化所需的该电流幅度，因为在相变化发生时，其自我加热是与该相变化 材料的电阻率(忽略热库效应)成正比，而会产生热造成温度上升。然而， 在由该存储单元读取数据时，亦需要一个小的读取电流以确保该相变化材料并未进入一非所需的相变化。与一个小的读取电流相关的课题包含一慢 速读取流程。此外，增加该相变化材料的电阻率会导致该存储单元有一较 高的总电阻且不会对该存储单元的能量消耗有着任何的帮助。更者，可发 现一较高的总存储单元电阻或许会导致一较慢的设置速度。
为降低复位所需的电流幅度，亦可通过降低该存储单元中该相变化存 储元件的大小，及/或在电极及该相变化材料间的接点区域来达成，如此可 以在较小绝对电流值通过该相变化材料元件的情况下而达到较高的电流 密度。
此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞， 并使用微量可程序化的电阻材料填充这些微小孔洞。致力于此等微小孔洞
的专利包括于1997年11月11日公告的美国专利第5，687,112号"Multibit Single Cell Memory Element Having Tapered Contact"、发明人为Ovshinky; 于1998年8月4日公告的美国专利第5,789,277号"Method of Making Chalogenide [sic] Memory Device"、发明人为Zahorik等；于2000年11月 21日公告的美国专利第6,150,253号"Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same"、 发明 人为Doan等。
本发明申请人开发了另一种技术，被称为一相变化桥接存储单元，其 是形成一非常小块的存储材料片于电极之间做为跨越一薄膜绝缘构件的 一电桥。该相变化电桥是易于整合逻辑电路及集成电路上其它类型电路。 参见于2005年06月17日申请的美国专利申请第11/115，067号"ThinFilm Fuse Phase Chang RAM and Manufacturing Method"、发明人为Lung等，在 此引为参考文献并为相同申请人所拥有。
一种用以在相变化单元中控制主动区域尺寸的方式，是设计非常小的 电极以将电流传送至一相变化材料体中。此微小电极结构会在相变化材料 中类似伞状的小区域，即接点部位，诱发相变化。请参照2002/8/22发证 给Wicker的美国专利6,429,064号"Reduced Contact Areas of Sidewall Conductor"、 2002/10/8发证给Gilgen的美国专利6,462,353 "Method for Fabricating a Small Area of Contact Between Electrodes"、 2002/12/31发证给 Lowrey的美国专利6,501,111号"Three-Dimensional (3D) ProgrammableDevice"、以及2003/7/1发证给Harshfield的美国专利6,563,156号"Memory Elements and Methods for Making same"。
要解决热流问题的一种方法可参见美国专利号第6，815，704号专利" Self Aligned Air-Gap thermal Insulation for Nano-Scale Insulated Chalcogenide Electronics(NICE) RAM"尝试在该相变化材料的侧边使用空 隙或空孔来隔离该存储单元。同时也建议使用热绝缘材料来增加对于该主 动区域的隔热效果。
同时，用来改善隔热方法包含以一种隔离该主动区域和电极的方式来 形成该相变化元件，像是2006年2月7日申请的美国专利申请第 11/348,848号"I-Shaped Phase Change Memory Cell"、发明人为Chen等， 在此引为参考文献并为相同申请人所拥有。
在制造具有非常小尺寸的装置、量产存储装置上所需要符合更严格的 规格及工艺上的变异所衍生的种种问题。因此，需要提中一种具有小尺寸 及低复位电流的存储单元结构，以及满足热流问题及对于量产符合更严格 的规格及工艺上的变异上的制造方法。再者，更需要生产具有一小的主动 相变化区域的存储装置。

发明内容
有鉴于此，本发明的主要目的在于提供一种存储装置，包含一底电极， 及在该底电极之上包含一第一相变化材料的一第一相变化层。在该第一相 变化层之上包含一加热材料的一电阻加热器。在该电阻加热层之上包含一 第二相变化材料的一第二相变化层，以及在该第二相变化层之上的一顶电 极。该加热材料具有一电阻率大于该第一及第二相变化材料的该最高电阻 率。
在实施例中所揭露一存储单元包含具有一顶表面的一介电层以及由 该介电层的该顶表面延伸的一介层孔。该底电极是位于该介层孔内的一底 部位之内，以及该第一相变化层是位于该介层孔的该顶部位之内。
本发明还提供了 一种用来制造一存储装置的方法，包含提供一底电极 延伸至一介电层的一顶表面，以及移除该底电极的一部位以形成一凹部。 该方法包括以具有第一相变化材料层来填充该凹部，以及形成一加热材料层于该第一相变化层之上。形成一第二相变化材料层于该加热材料层之 上，以及形成一顶电极材料层于该第二相变化层之上。
本发明所揭露的存储单元具有一主动区域且可以被制造地特别的小 并提供由该顶电极及底电极的一些热隔离，因此降低引起一相变化所需要 的电流大小。该第一相变化层具有一宽度，而该宽度是小于该第二相变化 层的宽度，同时该第一相变化层的宽度较佳地小于一般用来形成该存储单 元的一光刻工艺的一最小特征尺寸。在宽度上的差异使电流密度集中于该 第一相变化层，因此降低在该主动区域中引起一相变化所需要的电流大 小。此外，该加热器层的该加热材料具有大于该第一相变化层及第二相变 化层的该相变化材料的一电阻率，因此，相对于该第一相变化层及该第二 相变化层的其它部位，提高了该第一相变化层及该第二相变化层邻近于该 加热器层的该部位的该温度。如此让该顶电极及该底电极之间被该主动区 域所隔开，而使得该第一相变化层及该第二相变化层的该剩余部位对该主 动区域提供热隔离，这样也可以帮助降低引起一线变化所需的电流大小。
举凡本发明的目的及优点等将可透过下列说明所附图式、实施方式及 权利要求范围获得充分了解。


图1绘示一 「伞状」相变化存储单元的剖面图。
图2绘示一 「柱状」相变化存储单元的剖面图。
图3绘示依据本发明一实施例的一存储单元的剖面图。
图4A绘示类似图3但省略该加热器层的一存储单元的剖面图。
图4B绘示在操作中图4A所绘示该存储单元的该相变化层的热量产生。
图4C绘示在操作中图4A所绘示该存储单元的该相变化层的热量流失。
图5至图8是本发明所述的存储单元的一工艺流程。
图9是本发明所述一实施例的集成电路的一简明方块图。
图IO是本发明所述存储单元的一存储阵列。
主要元件符号说明
110、 160、 210、 260、 310、 360、 410 介电层
120、 220、 320、 420、 500 底电极
125、 145、 331、 336 宽度
130相变化材料层
140、 240、 340 顶电极
150、 333 主动区域
200、 300、 400、 1102、 1104、 1106、 1108 存储单元
230相变化材料柱
232侧壁
305电阻加热层
307厚度
312、 412 顶表面
330第一相变化层
331 直径
335第二相变化层
600 凹部
1000集成电路
1005存储阵列
1010列译码器
1015、 1122、 1124 字线
1020行译码器
1035 数据总线
1045 数据输出线
1050偏压调整状态机构
1055 电流源
1060 总线
1065 其它电路
1112、 1114、 1116、 1118 存储元件1120共同源极线1126、 1128 位线1150字线驱动器1152位线电流源1154源极线终端电路
具体实施例方式
本发明的下述实施方式一般将参照特定结构实施例及方法。将为吾人所了解的本发明创作并未受限于其详细描述内容特别是对于所接露的实施例及方法，同时本发明亦可使用其它特征、元件、方法、和实施例来实施。本发明本发明所述的较佳实施例并不局限其范围，而由权利要求范围中定义。熟习此项技艺之人士亦可了解本发明实施方式中的各种等同变化。像是在各实施例中所使用的元件是共同地参考类似的元件编号。
后续的发明说明将参照至图1至图10。
图1绘示具有延伸通过一介电层110的一底电极120、 一相变化材料层130位于该底电极120之上、及一顶电极140位于该相变化材料层130之上的「伞状」存储单元先前技术的一剖面图。 一介电层160围绕在该相变化材料层130。如在图1中可见，该底电极具有一宽度125小于该顶电极140和该相变化材料层130的该宽度145。由于宽度125及宽度145的差异，在操作上在邻接于该底电极120的该相变化材料层130的区域中，该电流密度将会为最大，使得该相变化材料的该主动区域150具有一 「伞状」，如图1中所示。
由于在该主动区域150的相变化是起因于加热而发生，该底电极120的热传导会将热自该主动区域150传导出去，因此导致会需要更高的电流来引发在该主动区域150中所需的相变化。
图2绘示一 「柱状」存储单元200先前技术的一剖面图。该柱状存储单元200包含在一介电层210内的一底电极220、 一相变化材料柱230位于该底电极220之上、 一顶电极240位于该相变化材料柱230之上。 一介电层260围绕该相变化材料柱230。如在图2中可见，该顶电极240及该底电极220具有相同的宽度275，亦与该相变化材料柱230相同。因此该主动区域250可位于远离该顶电极240与底电极220之间的区域，该顶电
9极240与底电极220而会导致一降低的热库效应。然而，在该邻近主动区域250至该介电层260之间，透过该相变化材料柱230的侧壁232至该介电层260也具有热流失。
此外，可以通过在该底电极220及介电层210之上沉积一相变化材料层来形成该相变化材料柱230，并依序刻蚀该相变化材料层以形成该相变化材料柱230。在制造此类装置所引发的问题是对于该相变化材料柱230的该侧壁232的刻蚀损坏，和在该相变化材料柱230和该底电极220之间对准的容忍限度。
图3是绘示依据本发明一实施例的一存储单元300的剖面图，该存储单元在一第一相变化层330及一第二相变化层335之间具有一电阻加热层305。该电阻加热层包含加热材料，而该加热材料具有一电阻率大于该第一相变化层330及第二相变化层335的该最高电阻率。
一介层孔360由该介电层310的一顶表面312延伸、以及该第一相变化层330是位于该介层孔360的一顶部位内，以及一底电极320为于该介层孔360的一底部位内。
该底电极320接触该第一相变化层330并延伸通过该介电层310至下方存取电路。该底电极320可包含，例如氮化钛或氮化钽。氮化钛为较佳的，因为其与存储材料的GST有良好的接触(如上所述)，其是半导体工艺中常用的材料，且在GST转换的高温(典型地介于600至70(TC)下可提供良好的扩散势垒。替代地，该底电极320可为氮化铝钛或氮化铝钽或更包含例如， 一个以上选自下列群组的元素钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氧和钌及其组合。
一顶电极340为于该第二相变化层335并可包含例如任何在上述中该底电极320所参考使用的材料。
在操作上，在该顶电极340及该底电极320之间的电压可以引起电流通过该第一相变化层330、该加热器层305及该第二相变化层335，从该底电极320流至该顶电极340，或反之亦然。
该主动区域333是该存储单元300存储材料引起至少两种固相状态之间转换的区域。可察知地，该主动区域333该绘示结构中可以被制造地特别的小，因此降低引起一相变化所需要的电流大小。该第一相变化层330
10具有一宽度331，而该宽度331是小于该第二相变化层335的宽度336，同时该宽度331较佳地小于一般用来形成该存储单元300的一光刻工艺的一最小特征尺寸。在宽度331及宽度336之间的差异使电流密度集中于该第一相变化层330，因此降低在该主动区域333中引起一相变化所需要的电流大小。此外，该加热器层305的该加热材料具有大于该第一相变化层330及第二相变化层335的该相变化材料的一电阻率，因此，相对于该第一相变化层330及该第二相变化层335的其它部位，提高了该第一相变化层330及该第二相变化层335邻近于该加热器层305的该部位的该温度。如图中所绘示该顶电极340及该底电极320之间被该主动区域333所隔开，而使得该第一相变化层330及该第二相变化层335的该剩余部位对该主动区域330提供热隔离，这样也可以帮助降低引起一相变化所需的电流大小。
该加热器层305的该电阻是与该加热器层305的该厚度307和该加热材料的该电阻率成正比。增加该加热器层305的电阻将会增加该存储单元300的整体电阻，如此对于该存储单元300的能量消耗上将无法提供任何的益处且可能导致该存储单元300的较慢读取程序。然而，如下方更详尽的解释中，在操作中，该加热器层305在温度上的增加是与该加热材料的电阻率成正比。因此需要增加该加热材料的电阻率，因为这样可以降低在该主动区域333引起一相变化所需要的电流大小。因此，当该加热材料的该电阻率高时，较佳地，该加热器层305的厚度307是非常的薄。
忽略热库效应不谈， 一自动加热元件的温度变化， 一电流I可由下式导出<formula>formula see original document page 11</formula>
其中N为该元件的质量，s为该材料的比热系数，T为温度，I为该电R为该电阻，以及t为时间。更者，质量M、电流I及电阻R可由下式表示之<formula>formula see original document page 11</formula>其中A为该电流流经该元件的该剖面面积，h为该元件高度，D为该材料的密度，J为电流密度，p为该材料的电阻率。结合第(2)式至第(4)式进第(l)式中可导出
Ar = ^i (5)〔i)
因此，可由上述第(5)式该温度变化是与该材料的该电阻率成正比。
在一实施例中，该加热材料的该电阻率是大于该第一相变化层330及第二相变化材料335的相变化材料的该最高电阻率约1.5倍至100倍之间，在另一实施例中是约大于4倍至50倍之间。
此外，该电阻加热层305的该厚度307是较佳地小于该第一相变化层330的厚度。在一些实施例中，该厚度307是小于或等于IO纳米，例如在l纳米至5纳米之间。
该电阻加热层305在一些实施例中是掺杂杂质来修饰电阻率，例如可包含高度掺杂的氮化钛、氮化钽、钨化钛、氮化硅钛或氮化硅钽。用来增加该电阻率的杂质例如可包含氮、碳、或硅。在实施例中，该该电阻加热层305是通过一等离子体气相沉积PVD工艺来形成，增加掺杂杂质可通过例如使用一高掺杂标靶及/或增加氮气流量来达成。在一化学气相沉积CVD或原子气相沉积ALD工艺中，例如可以通过增加氮气流量及/或降低这些工艺的操作温度来达成增加掺杂的目的。
在一实施例中，该电阻加热层305是通过沉积氮化钛并使用一 TDMAT(Ti[N(CH3)2]4)前驱物，来产生大量的杂质(主要是碳)并造成一高电阻率。而氢气等离子体处理可用来移除该碳及降低该电阻率。
该存储单元300的实施例，对该第一相变化层330及该第二相变化层335，包括相变化存储材料，包括硫属化物材料与其它材料。该第一相变化层330和该第二相变化层335可包含相同或相异的相变化材料。硫属化物包括下列四元素的任一者氧(0)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VIA族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其它物质如过渡金属等结合。 一硫属化合物合金通常包括一个以上选自元素
12周期表第IVA族的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示TeaGebSb1()().(a+b)，其中a与b代表了所组成元素的原子总数为100%时，各原子的百分比。
在一些实施例中，硫属化物及其它相变化材料掺杂杂质来修饰导电性、转换温度、熔点及使用在掺杂硫属化物存储元件的其它特性。使用在掺杂硫属化物代表性的杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、氧化钛。可参见美国专利第6,800,504号专利及美国专利申请号第2005/0029502号专利。
一位研究员描述了最有用的合金系为，在沉积材料中所包含的平均碲浓度是远低于70%，典型地是低于60%，并在一般型态合金中的碲含量范围从最低23%至最高58%，且最佳是介于48%至58%的碲含量。锗的浓度是高于约5%，且其在材料中的平均范围是从最低8%至最高30%， 一般是低于50%。最佳地，锗的浓度范围是介于8%至40%。在此成分中所剩下的主要成分则为锑。(Ovshinky '112专利，栏10~11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、 GeSb2Te4 、以及GeSb4Te7 。 ( NoboruYamada ， "Potential of Ge-Sb-Te Phase-change Optical Disks forHigh-Data-Rate Recording", SPIEv.3109, pp. 28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、钼(Pt)、以及上述的混合物或合金，.可与锗/锑/碲结合以形成一相变化合金其包括有可程序化的电阻性质。可使用的存储材料的特殊范例，系如Ovshinsky '112专利中栏11-13所述，其范例在此系列入参考。
相变化合金能在此单元主动沟道区域内依其位置顺序于材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些材料至少为双稳定态。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可侦测的特征如较之结晶态更高的电阻值。此词汇「结晶态」是用以指称一相对较有次序的结构，其 较之非晶态更有次序，因此包括有可侦测的特征例如比非晶态更低的电阻 值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可 侦测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包 括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固 态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶 态之间的灰阶部分。此材料中的电性质亦可能随之改变。
相变化合金可通过施加一电脉冲而从一种相态切换至另一相态。先前 观察指出， 一较短、较大幅度的脉冲倾向于将相转换材料的相态改变成大 体为非晶态。 一较长、较低幅度的脉冲倾向于将相转换材料的相态改变成 大体为结晶态。在较短、较大幅度脉冲中的能量，够大因此足以破坏结晶 结构的键能，同时时间够短，因此可以防止原子再次排列成结晶态。合适 的曲线是取决于经验或模拟，特别是针对一特定的相变化合金。在本文中
所揭露的该相变化材料并通常被称为GST，可理解的是亦可以使用其它类 型的相变化材料。在本发明中用来所实施的相变化只读存储器(PCRAM) 系Ge2Sb2Tes。
代表的硫属化物材料可整理如下GexSbyTez，其中x:y:z = 2:2:5。其 它成分为x:0 5;y:0 5;z:0 10。以氮、硅、钛或其它元素掺杂的GeSbTe 亦可被使用。可以利用PVD溅射或磁控(Magnetron)溅射方式，其反应气 体为氩气、氮气、及/或氦气、压力为1 mTorr至100 mTorr。此沉积步骤 一般是于室温下进行。 一长宽比为1 5的准直器(collimater)可用以改良其 注入表现。为了改善其注入表现，亦可使用数十至数百伏特的直流偏压。 另一方面，同时合并使用直流偏压以及准直器亦是可行的。有时需要在真 空中或氮气环境中进行一沉积后退火处理，以改良硫属化物材料的结晶 态。此退火处理的温度典型地是介于100。C至40(TC，而退火时间则少于 30分钟。
如同上述，该加热器层305的该加热材料具有大于该第一相变化层 330及第二相变化层335的该相变化材料的一电阻率，因此，相对于该第 一相变化层330及该第二相变化层335的其它部位，提高了该第一相变化 层330及该第二相变化层335邻近于该加热器层305的该部位的该温度，
14且降低因该顶电极340及该底电极320所引起的该热库效应。
图4A绘示类似图3但省略了该加热器层305的一存储单元400的一 剖面图。在没有该加热器层305的情况下，在该介电层410的该顶表面412 之下该相变化材料430的该区域432内的大量电流密度，会导致该底电极 420附近明显地热量产生，如图4B所标示的深色部位是指出较高的热量 产生。由于该底电极420的高热传导性亦会使得该区域432内有大量的热 量流失，如图4C绘示深色部位汐止较高的热量流失。在该存储单元400 操作过程中，在该区域432内的该高热量流失会导致需要更高的电流来引 起所需的相变化。
图5至图8是绘示依据本发明所述制造存储单元方法的一实施例的制 造步骤，在后述中将不重复解释关于材料、厚度等或在前述中已经揭露的 类似信息。
图5绘示形成一结构该工艺的第一步骤的一剖面图，该结构包含一底 电极500由该介电层310的该顶表面延伸并耦接至存取电路(未示)，像 是存取晶体管或二极管及字线等。该底电极500具有一直径331，而该直 径331较佳地小于一般用来制造该存取电路(未示)的一光刻工艺的一最 小特征尺寸。
该底电极500具有一次光刻直径331以及可形成该介电层310例如使 用2007年6月18日申请的美国专利申请案第11/764,678号专利"Method
for Manufacturing a Phase Change Memory Device with Pillar Bottom
Electrode"所使用的方法、材料、工艺，并在此引为参考文献。举例来说， 可以在存取电路(未示)的该顶表面上形成一层电极材料，接下来，通过 图案化该电极层上的一光刻胶层，并使用标准照相光刻技术来形成覆盖于 该底电极500的该位置的一光刻胶掩模。接着，使用像是氧气等离子体来 剪裁该光刻胶掩模以形成覆盖于该底电极500的该位置具有次光刻尺寸的 掩模结构。接着使用该剪裁的光刻胶掩模来实该该电极材料层，因此形成 具有次光刻直径331的该底电极。接着形成介电材料310并平坦化而得到 图5所绘示的结构。
在另一实施例中，例如可以使用2007年9月14日申请的美国专利申 请案第11/855,979号专利，，Phase Change Memory Cell in Via Array withSelf-Converged Bottom Electrode and Method for Manufacturing，，所使用的方 法、材料、工艺来形成该底电极500及该介电层310，并在此引为参考文 献。举例来说，可以在该存取电路的该顶表面上形成该介电层310，接着 依序形成一隔离层及一牺牲层。接着，在该牺牲层之上形成具有接近或等 于用来产生该掩模工艺的该最小特征尺寸开口的一掩模，而该开口是位于 该底电极500之上。接着，使用该掩模选择地刻蚀该隔离层及该牺牲层， 因此在该隔离层和该牺牲层形成介层孔，并露出该介电层310的一顶表面。 在移除该掩模之后，在该介层孔上实施一选择底切刻蚀，使得该隔离层被 刻蚀而留下未损坏的该牺牲层及该介电层310。接着在该介层孔内形成一 填充材料，由于该选择底切刻蚀工艺使得在每一介层孔内的填充材料中形 成一自动对准空孔。接着执行一非等向性实施工艺于该填充材料以打开该 空孔，并继续刻蚀直到该介电层310,该介电层310是露出于该空孔下方 的该区域，因此在每一介层孔内形成包含填充材料的一间隔物。该间隔物 具有实质地由该空孔的该尺寸所决定的一开口尺寸，因此可以比一光刻工 艺的该最小特征尺寸还来的小。接着使用该间隔物做为一刻蚀掩模来刻蚀 该介电层310，因此在该介电层310内形成具有小于该最小特征尺寸的一 直径的开口。接着，使用像是化学机械抛光法(CMP)的平坦化工艺来移 除该隔离层及该牺牲层并形成该底电极500，得到图5中所绘示的该结构。
由图5所绘示的该结构刻蚀该底电极500的一部位，以产生在一底电 极320上具有一凹部的结构，如图6所绘示。
接下来，在图6中的凹部600内形成包含具有一第一相变化材料的一 相变化层，并平坦化，以产生在该底电极320上具有一相变化层330的结 构，如图7所绘示。
接着，在图8所绘示的结构上形成一多层结构，包含依序形成一电阻 加热材料层、 一第二相变化材料层、及一顶电极材料层，并图案化以形成 图9所绘示的该存储单元300，该存储单元300具有包含电阻加热材料的 一电阻加热器305、包含第二相变化材料的一第二相变化层335、包含顶 电极材料的一顶电极340。
如图9所示，显示本发明所述实施例的一集成电路的简化方块图。该 集成电路1000包含使用本发明所述具有一加热中心PCRAM的一存储阵列1005。 一列译码器1010具有读取、设置、复位模式是耦接至在该存储 阵列中1005沿着列安置的多个字线1015。一行译码器1020是耦接至在该 存储阵列中1005沿着行安置的多个位线1025，以读取、设置、复位至存 储阵列1005中的存储单元。地址是经由一总线1060而提供至一行译码器 1020与一列译码器1010。在方块1030中的感测放大器与数据输入结构， 包含该读取、设置、复位模式的电流源，是经由一数据总线1035而耦接 至行译码器1020。数据是从集成电路1000的输入/输出端、或集成电路内 部与外部的其它数据来源，而经由数据输入线1040以将数据传输至方块 1030中的数据输入结构。其它电路1065是包括于此集成电路1000中，例 如一泛用目的处理器或特定目的应用电路、或可提供单芯片系统功能的模 块组合其是由系统于单芯片的存储阵列所支持。数据是从方块1030中的 感测放大器、经由数据输出线1045、而传输至集成电路1000的输入/输出 端或其它位于集成电路1000内部或外部的数据目的地。
在本实施例中所使用的控制器，使用了偏压调整状态机构1050，并控 制了偏压调整供应电压及电流源1055的应用，例如读取、设置、复位、 对于该字线及位线的电压确认及/或电流确认，以及使用一存取控制流程来 控制该字线/位线操作。该控制器可利用特殊目的逻辑电路而应用，如熟习 该项技艺者所熟知。在替代实施例中，该控制器包括了通用目的处理器， 其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一 实施例中，该控制器是由特殊目的逻辑电路与通用目的处理器组合而成。
图IO是绘示一存储阵列1100的示意图，其可以使用本发明所描述的 存储单元而实施。四个存储单元1102、 1104、 1106、 1108是具有各自的 存储元件1112、 1114、 1116、 1118，如图11所示，但此图仅代表一阵列 的一小部分，此阵列可以包含上百万个存储单元。
在图10的示意图之中，共同源极线1120，字线1122、 1124是大致平 行于y轴而排列。位线1126、 1128是大致沿着x轴平行排列。因此，一y 轴译码器与一字线驱动器1150 (具有设置、复位与读取模式)是耦合至字 线1122、 1124。用以设置、复位以及读取模式的位线电流源1152、 一译 码器与感测放大器(未示)是耦接至位线1126、 1128。共同源极线1120 是耦接至源极线终端电路1154，例如一接地终端。此源极线终端电路1154
17可包含偏压电路(例如电压源与电流源)，以及译码电路，以在某些实施 例中施加偏压安排(而非接地)至源极线。
共同源极线1120是耦接至存储单元1102、 1104、 1106、 1108的源极 终端。字线1122是耦接至存储单元1102、 1106的栅极终端。字线1124 是耦接至存储单元1104、 1108的栅极终端。
包含有各自的存储元件1112、 1114的存储单元1102、 1104是为代表 性存储单元。该存储元件1112耦接该存储单元1102的源极至位线1126。 相似地，该存储元件ni4耦接该存储单元1104的源极至位线1126。在操 作上，电流源1152是以低电流读取模式操作、 一种以上的中间电流设定 模式、以及较高电流复位模式操作。在较高电流复位模式时， 一穿过选定 存储单元(例如包含有存储元件1112的存储单元1102)的电流路径1180， 是通过施加一电压及电流至位线1126，施加于该字线1122及源极线1120 的电压是足以启动存储单元1102的存取晶体管，使得电流流经源极线 1120。
相似地，在低电流读取模式， 一通过选定存储单元(例如包含有存 储元件1114的存储单元1104)的电流路径1182，是通过施加一电压及电 流至位线1126而建立，在字线1124及源极线1120的电压是足以启动存 储单元1104的存取晶体管并提供电流至源极线1120。
在设置模式时(用于一种以上的中间电流位阶)，是使能一存取晶体 管，如同前述读取模式。
本发明的优点包含具有较小单元大小的存储单元，以及解决该热传导 问题的一结构，提供支持高密度装置的一阵列结构，以及一种用来符合制 造大量存储装置所需要更严格的各种规格的方法。
本发明是已参照特定示范实施例来加以描述。所做各种的修饰、替代、
及改变皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式 是亦落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
上述中涵盖的任何及所有专利、专利申请及纸本文件皆引用做为参考 文献。
权利要求
1、一种存储装置，其特征在于，包含一介电层，具有一顶表面；一介层孔，自该介电层的该顶表面延伸，并具有一底部位和一顶部位；一底电极，位于该介层孔的该底部位之内；.一第一相变化层，其包含一第一相变化材料于该介层孔的该顶部位之内且与该底电极连接，该第一相变化材料具有至少两种固相状态；一电阻加热层，其包含一加热材料在该第一相变化层之上；一第二相变化层，其包含一第二相变化材料在该电阻加热层之上，该第二相变化材料具有至少两种固相状态；以及一顶电极，于该第二相变化层之上；其中该加热材料具有一电阻率，该电阻率是大于该第一及第二相变化材料的最高电阻率。
2、 根据权利要求1所述的装置，其特征在于，其中该电阻加热层、 该第二相变化层及该顶电极形成一多层堆栈覆盖于该介电层的该顶表面 上。
3、 根据权利要求1所述的装置，其特征在于，其中该电阻加热层具 有小于或等于10 nm的一厚度。
4、 根据权利要求1所述的装置，其特征在于，其中该加热材料具有 一电阻率，该电阻率是大于该第一及第二相变化材料的该最高电阻率1.5 倍至100倍之间。
5、 根据权利要求4所述的装置，其特征在于，其中该加热材料具有 一电阻率，该电阻率是大于该第一及第二相变化材料的该最高电阻率4倍 至50倍之间。
6、 根据权利要求1所述的装置，其特征在于，其中该加热材料包含 掺杂氧化硅或氮化物，该氮化物是氮化钛、氮化钽、钨化钛、氮化硅钛、或氮化硅钽之一。
7、 一种用来制造一存储装置的方法，其特征在于，该方法包含 提供一底电极延伸至一介电层的一顶表面；移除该底电极的一部位以形成一凹部；填充该凹部以一第一相变化材料层,而该第一相变化材料层具有至少两种固态相；形成一加热材料层于该第一相变化层之上；形成一第二相变化材料层于该加热材料层之上，而该第二相变化材料 层具有至少两种固态相；以及形成一顶电极材料层于该第二相变化层之上；其中该加热材料具有一电阻率，该电阻率是大于该第一及第二相变化 材料的该最高电阻率。
8、 根据权利要求7所述的方法，其特征在于，其中填充该凹部步骤包含形成该第一相变化材料层于该凹部之内及该介电层的该顶表面之上；以及平坦化该第一相变化材料层以暴露出该介电层的该顶表面。
9、 根据权利要求8所述的方法，其特征在于，更包含刻蚀该加热材 料层、该第二相变化材料层及该顶电极材料层，因而形成一多层堆栈覆盖 于该介电层的该顶表面上
10、 根据权利要求7所述的方法，其特征在于，其中该加热材料层具 有小于或等于10 nm的一厚度。
11、 根据权利要求7所述的方法，其特征在于，其中该加热材料具有 一电阻率，该电阻率是大于该第一及第二相变化材料的该最高电阻率1.5 倍至100倍之间。
12、 根据权利要求7所述的装置，其特征在于，其中该加热材料包含 掺杂氧化硅或氮化物，该氮化物是氮化钛、氮化钽、钨化钛、氮化硅钛、或氮化硅钽之一。
全文摘要
本发明公开了一种中心加热相变化存储器结构及其制造方法。一种存储装置，包含一底电极，及在该底电极之上包含一第一相变化材料的一第一相变化层。在该第一相变化层之上包含一加热材料的一电阻加热器。在该电阻加热层之上包含一第二相变化材料的一第二相变化层，以及在该第二相变化层之上的一顶电极。该加热材料具有一电阻率大于该第一及第二相变化材料的该最高电阻率。
文档编号G11C16/02GK101504967SQ20081021090
公开日2009年8月12日 申请日期2008年8月12日 优先权日2008年2月5日
发明者陈士弘 申请人:旺宏电子股份有限公司