存储器装置及其操作方法

专利名称：存储器装置及其操作方法
技术领域：
本发明是有关于以基于相变的存储器材料(包含基于硫族化物的材 料)及其它可编程电阻性材料为基础的存储器装置，以及操作此等装置的 方法。
背景技术：
可通过以适合在集成电路中实施的电平施加电流来致使基于相变的 存储器材料(如基于硫族化物的材料及类似材料)在非晶态与结晶态之间 变相。 一般非晶态的特征在于电阻率高于一般结晶态的电阻率，其可容易 被感测以指示数据。此等属性已在使用可编程电阻性材料来形成可用随机 存取进行读取及写入的非易失性存储器电路中引起关注。
在相变存储器中，通过在相变材料的主动区域中引起非晶相与结晶相 之间的转变来储存数据。图1为各包含一相变存储器元件的若干存储单元 的电阻的实例分布。所述存储单元的相变存储器元件可编程至多个电阻状
态，包含高电阻复位(擦除)状态102及至少一较低电阻设定(编程)状 态IOO。每一电阻状态对应于一非重叠电阻范围。
较低电阻状态100的最高电阻R^与高电阻复位状态102的最低电阻 R2之间的差异界定读取边限(read margin) 101，其用于区分处于较低电 阻状态100的存储单元与处于高电阻状态102的存储单元。可通过判定存 储单元是具有对应于较低电阻状态100亦或具有对应于高电阻状态102的 电阻，例如通过测量存储单元的电阻是高于亦或低于读取边限IOI内的临 限电阻值RsAl03，来确定储存于存储单元中的数据。
自高电阻状态102至较低电阻状态100的改变(本文称为设定(或编 程)) 一般是较低电流操作，其中电流将相变材料加热至高于转变温度， 以引起自非晶相至结晶相的转变。自较低电阻状态IOO至高电阻状态102 的改变(本文称为复位) 一般是较高电流操作，其包含用以熔化或破坏结晶结构的较短的高电流密度脉冲，在此之后相变材料迅速冷却，从而使相 变过程骤冷且允许相变材料的至少一部分稳定于非晶相。
可通过减小相变存储器元件的大小，以使得经过相变存储器元件的较 小的绝对电流值达成较高的电流密度，来减小复位所需的电流的量值。然 而，减小相变存储器元件的大小可能导致「难以设定」现象。具体而言，
致使相变材料的主动区域自高电阻状态102的非晶相转变至较低电阻状态
IOO的结晶相可能变得困难。
因此，需提供用于操作特征在于所述难以设定行为的存储器装置的方法。

发明内容
本发明的主要目的在于提供一种用于操作存储单元的方法，所述存储 单元包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状 态及较低电阻状态的多个电阻状态。所述方法包括向所述存储单元施加复
位偏压配置(reset bias arrangement),以使电阻状态自较低电阻状态改变 至较高电阻状态。所述复位偏压配置包括第一电压脉冲。所述方法更包括 向所述存储单元施加设定偏压配置，以使电阻状态自较高电阻状态改变至 较低电阻状态。所述设定偏压配置包括第二电压脉冲，所述第二电压脉冲 具有与所述第一 电压脉冲的电压极性不同的电压极性。
如本文所描述的存储器装置包括存储单元，其包括相变存储器元件， 所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个 电阻状态。所述存储器装置更包括偏压电路，用以施加如上所述的设定偏 压配置及复位偏压配置。
本文所描述的包括具有相反极性脉冲的设定及复位偏压配置的操作 已被证明能够克服存储单元结构(诸如小型桥式存储单元)的「难以设定」 行为，所述存储单元结构遭受引起相变材料的主体中的不对称发热的显著 热电效应。遭受此「难以设定」行为的代表性组态具有主动区域，所述主 动区域在设定操作期间具有发热区，所述发热区与接触相变材料的电极间 隔开。
在实施例中，设定偏压配置的第二电压脉冲具有60ns或更小的脉冲宽度。因此，本文所述的相变存储器装置及操作方法克服通常与相变存储 器装置相关联的缓慢设定行为，且将其有用性延伸至诸如DRAM的要求
小于或等于60 ns的设定脉冲宽度的高速应用中。
在审阅图式、详细描述以及附加的权利要求范围之后，可见本发明的 其它态样及优点。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配 合所附图式作详细说明如下。


图1为各包含一相变存储器元件的若干存储单元的电阻的实例分布， 所述相变存储器元件可编程至高电阻状态及低电阻状态。
图2A至图2D绘示现有技术存储单元结构，可对其应用本文所描述 的操作以克服极小装置的「难以设定」行为。
图3为沿穿过存储器元件的电流路径具有不对称发热的桥式存储单元 的横截面图。
图4A及图4B分别为可克服「难以设定」行为的复位操作及设定操 作的流程图。
图5A及图5B说明图4A的复位操作及图4B的设定操作的时序图的
第一实施例。
图6为包含发热区的桥式存储单元的横截面图，所述发热区比图3的 装置的发热区更接近装置的中部。
图7A至图7B、图8A至图8B及图9A至图9B说明图4A的复位操 作及图4B的设定操作的时序图的替代实施例。
图10为桥式存储单元的SEM影像。
图IIA为施加至图10的桥式存储单元的操作序列的流程图。 图11B为图11A的操作序列的步骤1100的简化时序图。 图11C为图11A的操作序列的步骤1110的简化时序图。 图11D为针对图11A的序列的各个步骤而测量到的经过存储器元件 的电流。
图IIE为在图IIA的序列的每一步骤之后存储器元件的测量电阻。图12A为随具有在自1.2 V至4.0 V范围内的各种脉冲高度的设定脉
冲的脉冲宽度而变的存储器元件的测量电阻。
图12B为随脉冲高度而变的存储器元件的测量电阻。
图13A及图13B为克服将存储器元件自较高电阻复位状态编程至较
低电阻状态的「难以设定」行为的图4A，复位操作及图4B的设定操作
的简化时序图。
图13C为使用图13A至图13B的设定及复位操作的存储单元的循环
耐久性测试的测量电阻。
图14A为施加至图10的存储单元的操作序列的流程图。 图14B为图14A的操作序列的步骤1410的简化时序图。 图14C为图14A的操作序列的步骤1430的简化时序图。 图14D为针对图14A的序列的各个步骤而测量到的经过存储器元件
的电流。
图14E为在图14A的序列的每一步骤之后存储器元件的测量电阻。 图15A为图10的存储单元的测量电阻-电压特征，其针对通过改变图
15B的设定及复位脉冲的脉冲高度而进行的设定至复位及复位至设定转变两者。
图16为复位及设定操作期间存储单元的测量电流-电压曲线。 图17为其中可实施本文所描述的操作的集成电路的简化方块图。 图18为图17的集成电路的存储器阵列的一部分的示意图。主要元件符号说明
100:较低电阻设定(编程)状态 101:读取边限
102:高电阻复位(擦除)状态 103:临限电阻值RsA
200、 300、 600:桥式存储单元
212:第一电极 213:介电间隔物 214:第二电极
215、 221、 241、 260、 1000:宽度218:主动区域219、 610:发热区
220、 1846、 1848、 1850、 1852:存储器元件
223、 243:顶部表面
229、 249:底部表面
231:侧壁表面
235:介电间隔物
250:厚度
400:复位操作
410、 420、 430、 460、 470、 480、 1100、 1110、 1400、 1410、 1420、
1430:步骤标号 450:设定操作 500、 520:电压脉冲 510、 530:脉冲宽度 1700:集成电路
1705:存储单元的存储器阵列 1710:字线译码器及驱动器
1715、 1856、 1858:字线
1720:位线译码器
1725、 1860、 1862:位线 1730:区块 1735:数据总线 1740:数据输入线 1745:数据输出线 1750:控制器
1755:偏压电路电压及电流源
1760:总线
1765:其它电路
1830、 1832、 1834、 1836:存储单元 1854:源极线
1855:偏压电路电压及电流源1880:电流路径 R1:最高电阻
R2:最低电阻 RSA:临限电阻值 VSET、 Vreset:脉冲高度
具体实施例方式
本发明的以下描述通常将参考具体的结构实施例及方法。应理解，无 意使本发明限于具体揭露的实施例及方法，相反，可使用其它特征、元件、 方法及实施例来实践本发明。描述较佳实施例是为了说明本发明，而非限 制本发明的范畴，本发明的范畴由权利要求范围界定。熟习此项技术者将 认识到关于以下描述内容的多种等效变化。各种实施例中之相同元件通常 以相同参考标号指代。
如上文所提及，随着相变存储器元件的大小减小，引起至较低电阻状 态100的转变可能变得愈来愈困难。
图2A至图2D绘示代表性现有技术存储单元结构，可对其应用本文 所描述的双极操作以克服极小装置的「难以设定」特征。遭受此「难以设 定」行为的图2A至图2D的代表性存储单元结构具有主动区域218，其在
设定操作期间具有发热区，所述发热区与接触相变材料的电极间隔开，如 下文更详细地论述。
图2A为「桥式」存储单元200之简化横截面图，说明耦接至第一电 极212及第二电极214的存储器元件220的第一组态。第一电极212可(例 如)耦接至诸如晶体管的存取装置的端子，而第二电极214可耦接至位线。
具有宽度215的介电间隔物213使第一电极212与第二电极214分离。 存储器元件220的相变材料具有厚度250，且延伸越过介电间隔物213上 以接触第一电极212与第二电极214，以此界定第一电极212与第二电极 214之间的电极间路径，其具有由介电间隔物213的宽度215界定的路径 长度。在操作中，在电流经过第一电极212与第二电极214之间且穿过存 储器元件220时，存储器元件220的相变材料的主动区域218比存储器元 件220的其余部分更迅速地变热。图2B为「柱式」存储单元的简化横截面图，说明具有由介电质围绕
且耦接至第一 电极212及第二电极214的柱形存储器元件220的第二组态。 存储器元件220的相变材料具有主动区域218，且分别在顶部表面223及 底部表面229处接触第一电极212及第二电极214。存储器元件220具有 与第一电极212及第二电极214的宽度相同的宽度(在一些实施例中为直 径)221。
图2C为「侧壁式」存储单元的简化横截面图，说明耦接至第一电极 212及第二电极214的存储器元件220的第三组态，存储单元220的相变 材料具有主动区域218。第一电极212与第二电极214由介电间隔物235 分离。第一电极212及第二电极214以及介电间隔物235具有侧壁表面 231。存储单元220的相变材料位于侧壁表面231上，且延伸越过介电间 隔物235以接触第一电极212及第二电极214。
图2D为「孔式」存储单元的简化横截面图，说明具有由介电质围绕 且耦接至第一电极212及第二电极214的存储器元件220的第四组态。存 储器元件220的相变材料具有主动区域218，且分别在顶部表面243及底 部表面249处接触第一电极212及第二电极214。存储器元件220具有小 于第一电极212及第二电极214的宽度的宽度(在一些实施例中为直径) 241。
可通过在存储器元件220上施加适当的偏压配置来达成对存储单元 200的读取或写入。所述偏压配置包括向第一电极212及第二电极214中 的一者或两者施加脉冲，以引发经过存储器元件220的电流。所施加脉冲 的电平及持续时间取决于所执行的操作(例如，读取操作或编程操作)， 且可凭经验为每一实施例而确定。偏压配置可包含具有自第二电极214至 第一电极212的正电压的脉冲(本文称之为存储器元件220上的正电压)， 且/或可包含具有自第二电极214至第一电极212的负电压的脉冲(本文称 之为存储器元件220上的负电压)。
在存储单元200的读取(或感测)操作中，耦接至第一电极212及第 二电极214的偏压电路在存储器元件220上施加具有合适幅值及持续时间 的读取偏压配置，以引发电流流动，其并不导致存储器元件220经受电阻 性状态的改变。经过存储器元件220的电流取决于存储器元件220的电阻。因此，经过存储器元件220的电流指示储存于存储单元200中的数据值。 在存储单元200的复位(或擦除)操作中，耦接至第一电极212及第 二电极214的偏压电路施加具有合适幅值及持续时间的复位偏压配置，以 引发电流流经存储器元件220，以此使至少主动区域的温度升高至高于存 储器元件220的相变材料的转变(结晶)温度，且亦高于熔化温度，以至 少使主动区域218处于液态。随后(例如)通过终止施加至第一电极212 及第二电极214的电压脉冲而终止电流，从而导致相对较快的骤冷时间， 因为主动区域218快速冷却以稳定于非晶相。
在存储单元200的设定(或擦除)操作中，耦接至第一电极212及第 二电极214的偏压电路施加具有合适幅值及持续时间的设定偏压配置，以 引发电流流经存储器元件220，以此使主动区域218的至少一部分的温度 升高至高于转变温度，且引起主动区域218的至少一部分自非晶相至结晶 相的转变，此转变降低存储单元1(V的电阻，且将存储单元200设定至所 要状态。
随着相变存储器元件220的大小减小，致使主动区域218自高电阻状
态的非晶相转变至较低电阻状态的结晶相可能变得愈来愈困难。如下文参 看图3所论述，理论说明「难以设定」行为是归因于诸如Thomson效应的 显著热电效应，其导致相变材料的不对称发热。
图3中说明桥式存储单元300，其具有第一电极212及第二电极214， 以及延伸越过介电间隔物213以接触电极212、214的相变存储器元件220。 相变存储器元件220界定第一电极与第二电极之间的电极间路径，其具有 由介电间隔物213的宽度260界定的电极间路径长度。在操作中，沿电极 212、214之间的电流路径的不对称发热导致处于较高电阻复位状态的非晶 主动区域218，其更靠近一个电极214而非另一电极212。
在设定操作期间，发热发生于非晶主动区域218内，因为非晶相中的 电阻高于结晶相中的电阻。归因于不对称发热，施加与复位脉冲具有相同 电压极性的设定脉冲会导致非晶主动区域218内发生发热的不对称发热区 219。如图3所示，发热区219更靠近第二电极214。
电极214的相对较高的热导率用以自主动区域218的发热区219汲走 热量，从而导致设定操作期间相当大量的热损失。不对称发热区219及高热损失导致低效发热，以致使主动区域218转变至低电阻结晶相，从而导 致「难以设定」行为。
图4A至图4B分别为可克服对存储器元件220进行编程的「难以设 定」特征的复位操作400及设定操作450的流程图。图4A为用于将存储 器元件220自较低电阻状态100编程至较高电阻状态102的复位操作400 的流程图。图4B为用于将存储器元件220自较高电阻状态102编程至较 低电阻状态100的设定操作450的流程图。
图5A至图5B说明图4A至图4B的复位操作400及设定操作450的 时序图的第一实施例。如将理解，图5A至图5B的时序图为简化的，且 不一定按比例绘制。
存储单元200的复位操作400开始于图4A的步骤410。步骤410可
包含读取操作，或在一些实施例中在读取操作之后，读取操作用以判定存 储单元200是否需要由复位操作400编程。
接下来，在步骤420处，将包括在存储器元件220上具有第一电压极 性的电压脉冲的复位偏压配置施加至存储单元200。可通过改变施加至一 个电极的电压或改变施加至第一电极212及第二电极214中的两者的电 压，来将步骤420的具有第一电压极性的电压脉冲施加于存储器元件220 上。
在图5A的所说明实施例中，步骤420的复位偏压配置包括在存储器 元件220上具有脉冲高度V肌sET及脉冲宽度510的电压脉冲500，且具有 自第二电极214至第一电极212的正电压极性。
电压脉冲500引发电流自第二电极214经由存储器元件220流动至第 一电极212。所述电流足以使至少主动区域218的温度升高至高于转变温 度，且亦高于烙化温度，以至少使主动区域218处于液态。所述电流随后 由电压脉冲500的下降沿终止，从而允许主动区域218快速冷却且稳定于 非晶相，以此建立较高电阻状态102。复位操作随后在步骤430处结束。
存储单元200的设定操作450开始于图4B的步骤460。步骤460可 包含读取操作，或在一些实施例中在读取操作之后，读取操作用以判定存 储单元是否需要由设定操作460编程。
接下来，在步骤470处，将包括在存储器元件220上具有第二电压极性的电压脉冲的设定偏压配置施加至存储单元200。第二电压极性与复位
操作400的步骤420的电压脉冲的第一电压极性相反。可通过改变施加至 一个电极的电压或改变施加至第一电极212及第二电极214中的两者的电 压来将步骤470的具有第二电压极性的电压脉冲施加于存储器元件220 上。
在图5B的所说明实施例中，步骤470的设定偏压配置包括在存储器 元件上具有脉冲高度VsET及脉冲宽度530的电压脉冲520，且具有自第二 电极214至第一电极212的负电压极性。
电压脉冲520引发电流自第一电极212经由存储器元件220流动至第 二电极214。所述电流足以使主动区域218的温度升高至高于相变材料的 转变温度(结晶)温度，以致使主动区域218转变至结晶相，以此建立较 低电阻状态IOO。设定操作随后在步骤480处结束。
在实施例中，步骤470的设定偏压配置的电压脉冲520可具有小于或 等于60 ns的脉冲宽度530。因此，本文所描述的相变存储器装置及操作 方法克服通常与相变存储器装置相关联的缓慢设定行为，且将其有用性延 伸至诸如DRAM的要求小于或等于60 ns的设定脉冲宽度的高速应用中。
在图5A至图5B的所说明实施例中，电压脉冲500具有自第二电极 214至第一电极212的正电压极性，且电压脉冲520具有自第二电极214 至第一电极212的负电压极性。在一替代实施例中，电压脉冲500具有自 第二电极214至第一电极212的负电压极性，且电压脉冲520具有自第二 电极214至第一电极212的正电压极性。
如上文所述，图4B的设定操作450引发与图4A的复位操作400的 电流相反的电流流经存储器元件220。由于在操作期间电流在两个方向上 流经存储器元件220，因此复位操作400及设定操作450可补偿由诸如 Thomson效应的热电效应引起的不对称发热。此情形在下文参看图6更详 细地阐释。
图6中说明类似于图3的桥式存储单元的桥式存储单元600。复位操 作400引发自第二电极214至第一电极212的复位电流。如图6所示，由 复位期间诸如Thomson效应的热电效应引起的不对称发热会导致主动区 域218更靠近第二电极214而非第一电极212。复位操作400中的电流方向因此界定主动区域218的不对称位置，且因此用于为设定操作450判定
电流方向。
设定操作450引发自第一电极212至第二电极214的设定电流。归因 于不对称发热，在设定期间发生发热的发热区610在主动区域218的一更 靠近第一电极212而非第二电极214的部分内。因此，发热区610比图3 的发热区219更靠近装置的中部。此情形导致充足的发热效率以致使主动 区域218转变至结晶相，以此建立较低电阻状态。
图7A至图7B、图8A至图8B及图9A至图9B说明可在一些替代实 施例中使用的步骤420及470的偏压配置的脉冲的一些实例。
在图5至图9的所说明实施例中，步骤420及470的偏压配置各包括 单个电压脉冲。更一般而言，步骤420及470的偏压配置可各包括施加于 存储器元件220上之一或多个脉冲。在本文所描述的操作方法中，步骤420 的复位偏压配置的至少一脉冲在存储器元件上具有与步骤470的设定偏压 配置的至少一脉冲的电压极性相反的电压极性。在一些实施例中，步骤420 的复位偏压配置的每一脉冲在存储器元件上具有与步骤470的设定偏压配 置的每一脉冲的电压极性相反的电压极性。可凭经验为每一实施例确定所 述偏压配置中的每一者的脉冲数目及脉冲形状(包含脉冲高度及脉冲宽 度)。
图10为包含存储器元件220的桥式存储单元的俯视图的SEM影像， 所述存储器元件220包括Ge2Sb2Te5，且掺杂有约1.7 at。/。的Ti、约16.6 at% 的N以及约13.7atM的Fe。在图6中，存储器元件220在电极212与电极 214之间具有约140nm的长度260，具有约20 nm的宽度1000，以及约5 nm的厚度。在本文所呈现的测量结果中，构建并测试具有约20及50nm 的宽度、5nm的厚度以及50nm及以上的长度的桥式存储单元。
下文相对于图IIA至图IIE及图12A至图12B而论述的测量结果绘 示使用具有相同电压极性的设定及复位操作来将存储单元设定至较低电 阻状态的困难。因此，图10的存储单元被表征为「难以设定」。
图11A为施加至图10的桥式存储单元的操作序列的流程图，所述存 储单元具有约50 nm的宽度及约50 nm的长度的存储器元件220。
所述序列在步骤1100处通过在存储器元件220上施加具有40 ns的脉冲宽度的5.5 V复位脉冲而开始。所述脉冲的上升及下降时间被设定为尽 可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为约2
ns。步骤1100的复位脉冲绘示于图11B的简化时序图中。
接下来，在步骤1110处，在存储器元件220上施加与步骤1100的复 位脉冲具有相同电压极性的3.0 V设定脉冲。所述脉冲的上升及下降时间 被设定为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际 上各为约2ns。如自步骤1110至步骤1100的箭头所表示，序列随后返回 至步骤1100。步骤1110的设定脉冲的脉冲宽度对于步骤1110的第一施加 以40 ns开始。所述设定脉冲的脉冲宽度对于区块1110的每一相继操作而 步进升高，至多达3000ns。
图11D为针对图11A的序列的各个步骤而测量到的经过存储器元件 的电流。
图11E为在图11A的序列的每一步骤之后，存储器元件220的测量电 阻。如在图11E的数据中可见，在存储器元件220上与步骤1100的复位 操作具有相同电压极性的步骤1110的设定操作无法成功地将装置设定至 较低电阻状态。
图12A及图12B进一步绘示使用具有相同电压极性的设定及复位操 作来将图IO的存储单元设定至较低电阻状态中的困难。图12A及图12B 为随图10的存储单元的设定脉冲宽度及设定脉冲幅值而变的测量电阻。 图12A至图12B的数据是在具有约20 nm的宽度及约60 nm的长度的存 储器元件220上测得的。
可使用具有30 ns的脉冲宽度的高于3 V的复位脉冲来复位装置。图 12A为随具有在自1.2 V至4.0 V范围内的各种脉冲高度的设定脉冲的脉 冲宽度而变的存储器元件220的测量电阻。图12B为随具有5 ns的上升时 间及30 ns的下降时间以及50 ns及100 ns的脉冲宽度的设定脉冲的脉冲 高度而变的存储器元件220的测量电阻。如在图12A至图12B的数据中 可见，当使用具有相同电压极性的设定及复位操作时，电阻仅在设定脉冲 高度较高且/或脉冲宽度较长时减小。高设定电压及长脉冲宽度是不合意 的，因为其可对装置施加较大的电应力及机械应力，较大的电应力及机械 应力可最终损坏装置且导致装置发生故障。图13A及图13B分别为克服图IO的存储单元的「难以设定」行为的 图4A的复位操作400及图4B的设定操作450的简化时序图，所述存储 单元具有约50 nm的宽度及约50 nm的长度的存储器元件220。在图13A 中，步骤420的复位偏压配置为具有6.5 V的脉冲高度及40 ns的脉冲宽度 的电压脉冲。在图13B中，步骤470的设定偏压配置为具有4.0V的脉冲 高度及120 ns的脉冲宽度的电压脉冲。所述脉冲的上升及下降时间被设定 为尽可能小。归因于仪器限制，上升及下降时间在测量结果中实际上各为 约2 ns。步骤470的复位偏压配置的电压脉冲在存储器元件220上具有与 步骤420的设定偏压配置的电压脉冲的电压极性相反的电压极性。
图13C为使用图13A的脉冲来改变至较低电阻状态且使用图13B的 脉冲来改变至较高电阻状态的存储器元件220的循环耐久性测试的测量电 阻。如在图13C的数据中可见，「难以设定」行为被克服，且存储单元被 成功设定至较低电阻状态。
下文相对于图14A至图14C的论述进一步证明本文所述的设定及复 位操作的相反极性脉冲对克服「难以设定」行为的效用。
图14A为施加至图10的存储单元的操作序列的流程图，所述存储单 元具有约50 nm的宽度及约50 nm的长度的存储器元件220。所述序列在 步骤1400处通过在存储器元件上施加具有40 ns的脉冲宽度的5.5 V复位 脉冲而开始。所述脉冲之上升及下降时间被设定为尽可能小。归因于仪器 限制，上升及下降时间在测量结果中实际上各为约2ns。
接下来，在步骤1410处，在存储器元件上施加与步骤1400的复位脉 冲具有相同电压极性的设定脉冲。如图14B的简化时序图所表示，步骤 1410的设定脉冲具有3.0 V的脉冲高度及40 ns的脉冲宽度。
接下来，在步骤1420处，施加具有40ns的脉冲宽度的5.5V复位脉 冲。接下来，在步骤1430处，在存储器元件上施加与步骤1400及1410 的复位脉冲具有相反电压极性的设定脉冲。如图14C的简化时序图所表 示，步骤1430的设定脉冲具有3.0 V的脉冲高度及40 ns的脉冲宽度。
图14D为针对图14A的序列的各个步骤而测量到的经过存储器元件 的电流。
图14E为在图14A的序列的每一步骤之后，存储器元件的测量电阻。如在图14E的数据中可见，步骤1410的设定操作无法成功地将装置设定 至较低电阻状态，而步骤1430的设定操作成功地将装置设定至较低电阻 状态。
图15A为图10的存储单元的测量电阻-电压(resistance-voltage, R-V)
特征，其针对通过改变如图15B所示的设定及复位电压脉冲的脉冲高度而 进行的设定至复位及复位至设定转变两者。图15A的数据是在具有约20 nm的宽度及约60 nm的长度的存储器元件220上测得的。此数据显示在 不同编程脉冲之后，较低电阻设定状态与较高电阻复位状态之间的电阻转 变。对于设定至复位测试，装置总是在复位脉冲被施加之前被编程至设定 状态，且对于复位至设定测试，装置总是在设定脉冲被施加之前被编程至 复位状态。图15B的用于获得图15A的数据的复位脉冲具有5 ns的上升 时间、2ns之下降时间以及20ns的脉冲宽度。图15B的用于获得图15A 的数据的设定脉冲具有5 ns的上升时间、30 ns的下降时间以及20 ns的脉 冲宽度。
如图15A中可见，通过使用具有大于2.8V的脉冲高度的正复位脉冲， 电阻自设定状态陡增至复位状态。复位状态至设定状态的转变是使用具有 小于-2.2 V的脉冲高度的负设定脉冲来完成的。
因此，如在图15A的数据中可见，可使用60ns或更小的脉冲宽度来 设定相变存储器装置。因此，本文所述的相变存储器装置及操作方法克服 通常与相变存储器装置相关联的缓慢设定行为，且将其有用性延伸至诸如 DRAM的要求小于或等于60 ns的设定脉冲宽度的高速应用中。
为确认如图15所示的电阻性切换行为是相变操作，图16中针对复位 及设定操作而描绘四个电流-电压(IV曲线)。图16的数据是在具有约20 nm的宽度及约60 nm的长度的存储器元件220上测得的。复位及设定脉 冲的脉冲高度分别为3.4 V及(+/-) 2.5 V。复位脉冲具有20 ns的脉冲宽 度以及分别为5 ns及0 ns的上升及下降时间，且设定脉冲具有20 ns的脉 冲宽度以及分别为5 ns及30 ns的上升及下降时间。
图16的线(2)及线(3)为起初处于较高电阻复位状态的装置的测 量IV曲线。在线(2)的数据中，初始电阻为805k欧姆，且在存储器元 件上施加+2.5V的设定脉冲。在线(3)的数据中，初始电阻为704k欧姆，且在存储器元件上施加-2.5 V的设定脉冲。
如在线(2)的数据中可见，施加与复位脉冲具有相同电压极性的+2.5 V设定脉冲显示随着电压接近+2.5V而向较低电阻的转变。然而，如在线
(2) 的数据中可见，此较低电阻转变为暂时的，且装置的电阻在+2.5 V 的设定脉冲终止之后返回至较高电阻状态。在线(2)的数据中， 一旦设 定脉冲达到约0.8 V的电压Vhold，装置便返回至较高电阻状态。
如在线(3)的数据中可见，施加与复位脉冲具有相反电压极性的-2.5 V设定脉冲亦显示向较低电阻的转变。然而，不同于线(2)的数据，线
(3) 的较低电阻转变在-2.5V的设定脉冲终止之后维持，其指示存储器元 件己经历相变。
图16的线(1)及线(4)为起初处于较低电阻设定状态的装置的测 量IV曲线。在线(1)及线(4)的数据中，初始电阻小于20k欧姆。线 (1)及线(4)为设定装置的特征。
在线(4)的数据中，施加+3.4 V复位脉冲会引起自较低电阻状态至 较高电阻状态的转变。在线(1)的数据中，施加-2.5V设定脉冲会引起装 置的电阻的略微减小，但装置维持较低电阻状态。
图16的数据指示电阻性切换行为是相变操作，且单极性操作对此装 置而言并不实用。
本文所描述的包括具有相反极性脉冲的设定及复位偏压配置的操作 己被证明能克服存储单元结构(诸如小型桥式存储单元)的「难以设定」 行为，所述存储单元结构遭受引起相变材料的主体中的不对称发热的显著 热电效应。遭受此「难以设定」行为的代表性组态具有主动区域，其在设 定操作期间具有发热区，所述发热区与接触相变材料的电极间隔开。具有 约3 nm与20 nm之间的厚度的桥式存储单元及具有小于25 nm的宽度或 直径的柱式存储单元是可应用本文所述的操作来克服「难以设定」行为的 典型结构。
遭受此「难以设定」行为的代表性组态亦可具有穿过相变材料的相对 较长的电流路径，及相对于电流路径而言较小的横截面。实例包含具有小 于10 nm的厚度及电极之间由绝缘部件的宽度界定的大于10 nm的长度的 桥式存储单元。特定而言，「难以设定j存储单元包含诸如GexSbyTez及GexTey的相变 材料，其在成核支配模式下向设定状态转变，在成核支配模式下，结晶自 材料内的许多位置起始。
图17为其中可实施如本文所描述的克服「难以设定」行为的操作的 集成电路1700的简化方块图。集成电路1700包含存储单元的存储器阵列 1705，其具有可编程至包含较低电阻状态及较高电阻状态的多个电阻状态 的相变存储器元件。具有读取模式、复位验证模式、设定验证模式、使用 具有第一极性的电压脉冲进行复位的模式以及使用具有第二极性的电压 脉冲进行设定的模式的字线译码器1710耦接至沿存储器阵列1705中的列 配置的多个字线1715并与的电连通。位线(行)译码器1720与沿阵列1705 中的行配置的多个位线1725电连通，以对阵列1705中的存储单元(未图 标)进行读取及编程。
在总线1760上将地址供应至字线译码器及驱动器1710以及位线译码 器1720。区块1730中的感测电路(感测放大器)及数据输入结构(包含 用于读取及编程模式的电压及/或电流源)经由数据总线1735耦接至位线 译码器1720。数据经由数据输入线1740自集成电路1700上的输入/输出 端或自集成电路1700内部或外部的其它数据源供应至区块1730中的数据 输入结构。集成电路1700上可包含其它电路1765，诸如通用处理器或专 用应用电路，或提供阵列1705所支持的芯片上系统功能性的模块的组合。 数据经由数据输出线1745自区块1730中的感测放大器供应至集成电路 1700上的输入/输出端，或供应至集成电路1700内部或外部的其它数据目 的地。
集成电路1710包含控制器1750，用于阵列1705的存储单元的读取模 式、复位验证模式、设定验证模式、使用具有第一极性的电压脉冲进行复 位的模式以及使用具有第二极性的电压脉冲进行设定的模式。在此实例 中，使用偏压配置状态机来实施控制器1750，控制器1750控制偏压电路 电压及电流源1755对包含对字线1715、位线1725以及(在一些实施例中) 源极线的读取、设定及复位的偏压配置的应用的应用。可使用此项技术中 已知的专用逻辑电路来实施控制器1750。在替代实施例中，控制器1750 包括通用处理器，其可实施于同一集成电路上以执行计算机程序以控制装置的操作。在其它实施例中，专用逻辑电路与通用处理器的组合可用于实 施控制器1750。
如图18所示，阵列1705的每一存储单元包含一存取晶体管(或诸如 二极管的其它存取装置)及一相变存储器元件。在图18中，说明具有相 应的存储器元件1846、 1848、 1850、 1852，的四个存储单元1830、 1832、 1834、 1836，其表示一可包含数百万个存储单元的阵列的一小部分。存储 器元件可编程至包含较低电阻状态及较高电阻状态的多个电阻状态。
存储单元1830、 1832、 1834、 1836的存取晶体管中的每一者的源极 共同连接至源极线1854，源极线1854终止于源极线终止电路1855 (诸如 接地端子)中。在另一实施例中，存取装置的源极线未电连接，而是可独 立控制。源极线终止电路1855可包含诸如电压源及电流源的偏压电路， 以及用于在一些实施例中向源极线1854施加偏压配置(不同于接地)的 译码电路。
包含字线1856、 1858的多个字线沿第一方向并列延伸。字线1856、 1858与字线译码器1710电连通。存储单元1830及1834的存取晶体管的 栅极连接至字线1856，且存储单元1832及1836的存取晶体管的栅极共同 连接至字线1858。
包含位线1860、 1862的多个位线沿第二方向并列延伸，且与位线译 码器1818电连通。在所说明的实施例中，所述存储器元件中的每一者配 置于对应存取装置的漏极与对应位线之间。或者，存储器元件可位于对应 存取装置的源极侧。
将理解，存储器阵列1805不限于图18中所说明的阵列组态，且亦可 使用额外阵列组态。另外，代替MOS晶体管，双极晶体管在一些实施例 中可用作存取装置。
在操作中，阵列1805中的每一存储单元依据对应存储器元件的电阻 而储存数据。可(例如)通过感测电路1824的感测放大器对用于选定存 储单元的一位线上的电流与一合适参考电流之比较来确定数据值。可将参 考电流建立为使得一预定电流范围对应于逻辑「0」，且一不同的电流范围 对应于逻辑「1」。在具有三个或三个以上状态的存储单元中，可将参考电 流建立为使得多个不同的位线电流范围对应于所述三个或三个以上状态中的每一者。
可通过向字线1856、 1858中的一者施加一合适电压，且将位线1860、 1862中的一者耦接至一电压，以使得电流流经选定存储单元，来达成对阵 列1705的存储单元的读取或写入。举例而言，通过向位线1860、字线1858 以及源极线1854施加电压，来建立穿过选定存储单元(在此实例中为存 储单元1832及对应存储器元件1848)的电流路径1880，所述电压足以接 通存储单元1832的存取晶体管且引发路径1880中的电流自位线1860向 源极线1854流动(反之亦然)。所施加电压的电平及持续时间取决于所执 行的操作。
在存储单元1832的读取(或感测)操作中，字线译码器1810促进向 字线1858提供合适电压，以接通存储单元1832的存取晶体管。位线译码 器1820促进向位线1860供应具有合适幅值及持续时间的电压，以引发电 流流动，所述电流流动不会导致存储器元件1848经历电阻性状态的改变。 位线1860上及经过存储器元件1848的电流取决于存储单元1832的存储 器元件1848的电阻，且因此取决于与存储器元件1848相关联的数据状态。 因此，可(例如)通过感测电路1830的感测放大器对位线1860上的电流 与一合适参考电流的比较来确定存储单元的数据状态。
在待储存于存储单元1832中的数据值的复位操作中，耦接至阵列 1705的偏压电路电压及电流源1855将如本文所述的包括一或多个脉冲的 复位偏压配置施加至位线1860及/或字线1858及/或源极线1854，以在路 径1880中引发电流。存储器元件1848上的所得脉冲将存储器元件1848 的电阻状态自较低电阻状态改变为较高电阻状态。
在待储存于存储单元1832中的数据值的设定操作中，耦接至阵列 1705的偏压电路电压及电流源1855将如本文所述的包括一或多个脉冲的 设定偏压配置施加至位线I860及/或字线1858及/或源极线1854，以在路 径1880中引发电流。存储器元件1848上的所得脉冲将存储器元件1848 的电阻状态自较高电阻状态改变为较低电阻状态。
本文所描述的存储单元的实施例包含用于存储器元件的基于相变的 存储器材料，包含基于硫族化物的材料及其它材料。硫族元素包含形成周 期表的第VI主族的部分的四个元素氧(O)、硫(S)、硒(Se)及碲(Te)中的任一者。硫族化物包括硫族元素与一更具正电性的元素或自由基的化 合物。硫族化物合金包括硫族化物与诸如过渡金属的其它材料的组合。硫 族化物合金通常含有来自元素周期表的第W主族的一或多个元素，诸如锗
(Ge)及锡(Sn)。通常，硫族化物合金包含包括锑(Sb)、镓(Ga)、铟 (In)及银(Ag)中之一或多者的组合。许多基于相变的存储器材料已在 技术文献中得以描述，包含以下合金Ga/Sb、 In/Sb、 In/Se、 Sb/Te、 Ge/Te、 Ge/Sb/Te、 In/Sb/Te、 Ga/Se/Te、 Sn/Sb/Te、 In/Sb/Ge、 Ag/In/Sb/Te、 Ge/Sn/Sb/Te、 Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族系中，较宽范围的合金组 合物可起作用。所述组合物可被表征为TeaGebSb1Q(Ka+b)。 一研究者已将最 有用的合金描述为经沉积材料中Te的平均浓度充分低于70% (通常低于 约60%)，且范围为大体自低至约23%至多达约58%的Te，且最佳为约48% 至58%的Te。材料中Ge的浓度高于约5%，且范围为自约8%的低值至约 30%的平均值，保持大体低于50%。最佳地，Ge的浓度范围为自约8。/。至 约40%。此组合物中的主要构成元素的其余部分为Sb。此等百分比为原 子百分比，其总计为构成元素的原子的100%。 (Ovshinsky，美国专利第 5,687,112号(请确认，谢谢！)，第10至11行)。另一研究者所评估的特 定合金包含Ge2Sb2Te5、 GeSl 2Te4及GeSb4Te7 (Noboru Yamada， 「Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording」， SPIE v.3109，第28至37页(1997))。更一般而言，过渡金属(诸如铬(Cr)、 铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)及其混合物或合金)可 与Ge/Sb/Te组合，以形成具有可编程电阻性特性的相变合金。可能有用的 存储器材料的具体实例给定于Ovshinsky '112中第11至13行处，其实例 特此以引用的方式并入本文中。
在一些实施例中，硫族化物及其它相变材料掺杂有杂质，以使用经掺 杂之硫族化物来修改存储器元件的传导性、转变温度、熔化温度以及其它 特性。用于掺杂硫族化物的代表性杂质包含氮、硅、氧、二氧化硅、氮化 硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。参见 (例如)美国专利第6,800,504号，以及美国专利申请公开案第U.S. 2005/0029502号。
相变合金能够以第一结构状态及第二结构状态在存储单元的主动通道区域中的局部次序在所述结构状态之间切换，在第一结构状态下，材料 处于大体非晶固相，且在第二结构状态下，材料处于大体结晶固相。此等 合金至少为双稳态的。术语「非晶」用于指代比单晶体无序的有序性相对 较低的结构，其具有可检测特征，诸如比结晶相高的电阻率。术语「结晶J 用于指代比非晶结构中有序的有序性相对较高的结构，其具有可检测特 征，诸如比非晶相低的电阻率。通常，相变材料可在于完全非晶状态与完 全结晶状态之间的谱上具有局部次序的不同的可检测状态之间电切换。受 非晶相与结晶相之间的改变影响的其它材料特征包含原子次序、自由电子 密度及活化能量。材料可切换至不同固相中或两个或两个以上固相的混合 物中，从而提供完全非晶状态与完全结晶状态之间的灰度阶。材料中的电 特性可相应地改变。
相变材料可通过电脉冲的施加而自一个相态改变至另一相态。已观察 到，较短、较高幅值的脉冲趋于使相变材料改变至大体非晶状态。较长、 较低幅值的脉冲趋于使相变材料改变至大体结晶状态。较短、较高幅值的 脉冲中的能量足够高以允许结晶结构的键断开，且足够短以防止原子再对 准为结晶状态。脉冲的适当分布可在无异常实验的情况下确定，具体而言 适合于特定相变合金。在本发明的以下部分中，将相变材料称为GST，且
将理解，可使用其它类型的相变材料。对实施本文所述的PCRAM有用的 材料为Ge2Sb2Te5。
用于形成硫族化物材料的例示性方法使用化学气相沉积CVD，诸如 题为「 Chemical Vapor Deposition of Chalcogenide Materials」的美国公开案 第2006/0172067号中所揭露的化学气相沉积CVD，所述美国公开案以引 用的方式并入本文中。
视情况而执行在真空或N2环境中进行之后沉积退火处理，以改良硫 族化物材料的结晶状态。退火温度通常在自IO(TC至40(TC的范围内，其 中退火时间小于30分钟。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所 属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作 些许的更动与润饰，故本发明的保护范围当视权利要求所界定的范围为 准。
权利要求
1、一种操作存储单元的方法，所述存储单元包括相变存储器元件，所述相变存储器元件可编程至包含较高电阻状态及较低电阻状态的多个电阻状态，其特征在于，所述方法包括向所述存储单元施加复位偏压配置，以使所述电阻状态自所述较低电阻状态改变至所述较高电阻状态，所述复位偏压配置包括第一电压脉冲；以及向所述存储单元施加设定偏压配置，以使所述电阻状态自所述较高电阻状态改变至所述较低电阻状态，所述设定偏压配置包括第二电压脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性。
2、 根据权利要求1所述的操作存储单元的方法，其特征在于，所述 存储单元更包括第一及第二电极，所述相变存储器元件将所述第一电极电 耦接至所述第二电极，且所述相变存储器元件具有与所述第一及第二电极 间隔开的主动区域。
3、 根据权利要求1所述的操作存储单元的方法，其特征在于，所述 第二电压脉冲具有小于或等于60 ns的脉冲宽度。
4、 根据权利要求1所述的操作存储单元的方法，其特征在于，所述 存储单元更包括第一及第二电极，以及位于所述第一电极与所述第二电极 之间的介电间隔物，所述相变存储器元件包括相变材料桥，所述相变材料 桥在所述相变存储器元件上延伸以接触所述第一及第二电极，所述相变存 储器元件界定所述第一电极与第二电极之间的电极间路径，其具有由绝缘 部件的宽度界定的电极间路径长度。
5、 根据权利要求4所述的操作存储单元的方法，其特征在于，所述 相变存储器元件具有在3 nm与20 nm之间的厚度。
6、 根据权利要求4所述的操作存储单元的方法，其特征在于，所述 相变存储器元件具有小于10nm的厚度，且所述绝缘部件的所述宽度大于 10 nm。
7、 根据权利要求1所述的操作存储单元的方法，其特征在于，所述 存储单元更包括第一及第二电极，所述相变存储器元件包括由介电质围绕且将所述第一电极电耦接至所述第二电极的相变材料柱，所述相变材料柱 具有小于所述第一及第二电极的宽度的宽度。
8、 根据权利要求7所述的操作存储单元的方法，其特征在于，所述相变材料柱的所述宽度小于25 nm。
9、 根据权利要求1所述的操作存储单元的方法，其特征在于，所述 相变存储器元件包括成核支配材料。
10、 一种存储器装置，其特征在于，包括存储单元，包括相变存储器元件，所述相变存储器元件可编程至包含 较高电阻状态及较低电阻状态的多个电阻状态；以及偏压电路，用以向所述存储单元施加偏压配置，所述偏压配置包括复位偏压配置，用以将所述电阻状态自所述较低电阻状态改变至 所述较高电阻状态，所述复位偏压配置包括第一电压脉冲；以及设定偏压配置，用以将所述电阻状态自所述较高电阻状态改变至 所述较低电阻状态，所述设定偏压配置包括第二电压脉冲，所述第二 电压脉冲具有与所述第一 电压脉冲的电压极性不同的电压极性。
11、 根据权利要求10所述的存储器装置，其特征在于，所述存储单 元更包括第一及第二电极，所述相变存储器元件将所述第一电极电耦接至 所述第二电极，且所述相变存储器元件具有与所述第一及第二电极间隔开 的主动区域。
12、 根据权利要求10所述的存储器装置，其特征在于，所述第二电 压脉冲具有小于或等于60 ns的脉冲宽度。
13、 根据权利要求10所述的存储器装置，其特征在于，所述存储单 元更包括第一及第二电极，以及位于所述第一电极与所述第二电极之间的 介电间隔物，所述相变存储器元件包括相变材料桥，所述相变材料桥在所 述相变存储器元件上延伸以接触所述第一及第二电极，所述相变存储器元 件界定所述第一电极与第二电极之间的电极间路径，其具有由绝缘部件的 宽度界定的电极间路径长度。
14、 根据权利要求13所述的存储器装置，其特征在于，所述相变存 储器元件具有在3 nm与20 nm之间的厚度。
15、 根据权利要求13所述的存储器装置，其特征在于，所述相变存储器元件具有小于10 nm的厚度，且所述绝缘部件的所述宽度大于10 nm。
16、 根据权利要求10所述的存储器装置，其特征在于，所述存储单 元更包括第一及第二电极，所述相变存储器元件包括由介电质围绕且将所 述第一电极电耦接至所述第二电极的相变材料柱，所述相变材料柱具有小 于所述第一及第二电极的宽度的宽度。
17、 根据权利要求16所述的存储器装置，其特征在于，所述相变材 料柱的所述宽度小于25 nm。
18、 根据权利要求10所述的存储器装置，其特征在于，所述相变存 储器元件包括成核支配材料。
全文摘要
本发明公开了一种存储器装置及其操作方法，该方法包含向存储单元施加复位偏压配置，以使电阻状态自较低电阻状态改变至较高电阻状态；所述复位偏压配置包括第一电压脉冲；所述方法更包含向所述存储单元施加设定偏压配置，以使电阻状态自较高电阻状态改变至较低电阻状态；所述设定偏压配置包括第二电压脉冲，所述第二电压脉冲具有与所述第一电压脉冲的电压极性不同的电压极性。
文档编号G11C16/30GK101577141SQ20091013711
公开日2009年11月11日 申请日期2009年5月7日 优先权日2008年5月7日
发明者林昱佑, 陈逸舟 申请人:旺宏电子股份有限公司