专利名称：用于存储总线接口的pcm存储器的制作方法
技术领域：
本申请涉及存储器领域。
背景技术：
包括照相机、电话、游戏机、导航系统、网络设备、个人数据助理、数码相框、音乐和 视频播放器等的很多便携式电子设备都使用通过标准接口耦合到处理器的非易失性存储 器。这种方式还适用于一些较大的嵌入式系统，例如家庭娱乐设备、器械、家庭和办公自动 化与监视系统、以及用于发动机、制造方法的控制器等。通常，存储器是内部NAND (与非) 闪存，但在其它情况下存储器是可移动存储卡，在一些情况下两者都可以使用。广泛的开发努力已经很大地改善了闪存的成本、可靠性、速度以及密度，然而，与 大多数随机存取存储器(RAM)相比，对闪存写入仍然很慢且复杂。在典型的应用中，闪存包 括控制器电路，当控制器执行写入闪存所需的复杂操作序列时，控制器电路使用RAM来暂 时存储值。控制器有时被称为“存储和下载”或“页需求”系统，而不是“就地执行(execution in place)，，。相变存储器(PCM)最近被认为是许多不同类型的RAM的可能继承者。它提供了真 正的随机存取、合理的写入速度、非常高的读取速度、低功耗并且是非易失性的。虽然在存 储控制器中使用PCM来代替RAM提供了闪存系统中的一些优势，但没有改善写入速度和闪 存管理的复杂性。当前，用于嵌入式闪存和外部闪存的最通用的接口是多媒体卡(MMC)和相应的嵌 入式MMC(eMMC)。它们与快闪记忆卡、安全数位(SD)卡、小型和微型SD卡以及MMC卡等一 起使用。eMMC标准允许单一接口与嵌入式闪存或内部闪存、可移动卡甚至硬盘驱动器一起 使用。也正在开发诸如通用闪存存储(UFS)这样的新标准，以允许内部闪存和外部闪存共
享单一总线。为了简化MMC/eMMC接口，存储控制器使得NAND接口适合MMC总线接口，并管理 NAND技术专用的任务，例如不良块管理、纠错和检测、损耗均衡算法、安全管理以及逻辑到 物理块重映射。这降低了剩余系统的复杂性，但这些附加的存储控制器任务进一步减慢了 写入和读取操作。
发明内容
根据本发明的第一方面，提供了一种用于非易失性存储器阵列的存储控制器，该 控制器包括耦合到外部总线以与外部设备传送读取和写入指令的外部总线接口 ；耦合到存储器阵列以在所述存储器阵列上执行读取和写入的存储器阵列接口 ；以 及将期望值写入所述存储器阵列的期望地址的重写模块。根据本发明的第二方面，提供了一种存储设备，该存储设备包括
4
相变存储器阵列；耦合到所述相变存储器阵列的相变存储器阵列接口 ；耦合到外部闪存总线的外部闪存总线接口 ；以及耦合到所述相变存储器阵列接口和所述外部闪存总线接口的存储控制器，该存储 控制器用于响应于来自所述外部闪存总线接口的命令来通过所述相变存储器阵列接口控 制对所述相变存储器阵列的读取和写入。根据本发明的第三方面，提供了一种方法，该方法包括在存储控制器处通过闪存总线控制器接口接收写入命令，该写入命令包括逻辑地 址和位值；以及通过相变存储器阵列接口写入相变存储器阵列，该相变存储器阵列接口将所述逻 辑地址重映射到物理地址，并将所述位值写入到所述物理地址处的相变存储器单元。
在说明书的结论部分特别指出并显然地要求了本发明的主旨。然而，关于操作的 组织和方法以及本发明的目标、特征和优点可以在参阅附图时通过参考以下详细描述来进 行最好地理解，其中图1A示出了根据一个实施方式的具有单一封装中的存储器阵列和控制器的被管 理的PCM产品的框图；图1B示出了根据一个实施方式的具有单一封装中的多块存储器阵列和控制器的 被管理的PCM产品的框图；图2示出了根据一个实施方式的图1B的被管理的PCM产品的更详细的框图；图3示出了根据一个实施方式的被管理的PCM产品的框图，其中存储器阵列和控 制器在单一晶片中；图4是根据一个实施方式的耦合到单一外部总线的被管理的PCM产品的框图，其 中闪存阵列和闪存控制器、以及PCM存储器和PCM控制器在单一封装中；图5是根据一个实施方式的存储单元阵列中一系列PCM存储单元的图示；以及图6是根据一个实施方式的能够包括图1-4的产品的移动设备的框图。可以理解，为了阐述的简单和清晰，在图中示出的元件没有必要按照比例画出。例 如，为了清晰，一些元件的尺寸可以相对于其它元件而被夸大。此外，在认为合适的情况，附 图标记在图之间被重复使用来指示相应或相似的元件。
具体实施例方式PCM可以适用于代替嵌入式和外部闪存卡系统中的闪存，然而，在不修改用于存储 器阵列的控制器电路的情况下，写入速度将不会显著增加。然而，随着控制器电路的改变及 其与存储总线接口的相互作用，可以获得显著的操作改进。相比于NAND和N0R(或非)闪存技术，相变存储器技术提供了许多优点。它更加 可靠，具有较高的持久性，并且本质上比NAND更快地读和写。另外，PCM不需要复杂的数据 管理算法来增加存储器的可靠性或延长其寿命。这是因为PCM单元的寿命比闪存单元的寿 命要长得多。通过修改针对PCM的独特优势而言的控制器电路的任务，PCM系统的全部存取时间与闪存系统相比可以得到更大地改进。PCM的另一个重要优点是位可更改性。在PCM中，可以在“1”上写入“0”，在“0” 上写入“1”。还可以针对阵列中的任意单元在任意时间来进行位更改。然而，每个单元的 单独存取性可以取决于阵列是怎样被配置的。在闪存中，一组单元(通常是块)必须首先 被擦除，以将所有单元设置为相同的值(通常为“1”)。然后，仅可以编程或写入相反的值 (通常为“0”)，或者不改变单元。单元在页基础上被写入。许多的页组成了块。位可更改性允许不能用闪存存储单元阵列来执行的独特操作。可将这些操作合并 到针对PCM存储单元阵列的控制器电路的设计中。一个这样的独特操作是重写。“重写”将“1”或“0”写入任意单元，而不管单元的初始状态。重写允许就地更新， 并简化了对无用单元收集和逻辑到物理块重映射任务的任意需要。在闪存中，在块中的所 有单元都被擦除后，它们都具有相同的值，通常被赋值为“1”。然后，这些单元可以被编程 为0或者对于多级单元，被编程为任意两比特的值。通过对一些单元而不是其它单元进行 编程，可以设定任意阵列的值。一旦编程完单元之后，它就不能被改变直到另一个擦除循环 结束。因此，重写是不可能的，仅有编程是可能的。用于重写命令的参数仅是要被写入的单元的地址和要被写入的值。可组合一组参 数来将8、16、20、64或其它大小的完整的字写入阵列中的特定单元组。取决于存储器阵列 接口，可在单个时钟周期中写入整个字或几个字。可以选择阵列中的任意单元，并且这可以 例如使用逻辑到物理存储映射或重映射表来进行跟踪。另一个独特操作是对任意期望范围的单元写入相同的值。“对范围都写入1”是对 某一地址范围内的所有单元都写入“ 1”的操作，或者可替换地，“对范围都写入0”可以对所 有单元都写入“0”。可以根据任意期望的标准来选择地址范围的大小。因此，它可以被用作 可以应用于存储单元的任意区域的擦除操作。对于闪存中的块，不需要预定义大小和分配。 地址范围可大可小，并且可以在任何期望的位置开始和结束。对范围都写入1或0的命令 参数仅是应用写操作的命令和地址范围。采用该操作，仍然可以使用逻辑到物理块重映射任务。然而，由于PCM设备中重映 射表的读取速度比NAND闪存设备中重映射表的读取速度更快，所以物理重映射的逻辑对 PCM存储单元的随机存取性能具有很小的影响。简化的存储控制器可以与PCM存储器阵列一起使用，所述PCM存储器阵列仅包含 这些功能逻辑到物理地址表以及两个接口，一个接口连接到存储器，另一个接口连接到外 部总线。存储控制器更简单，它具有更少的要实施的功能，因此也更快。控制器还可以更快， 因为这两个功能比闪存存储器阵列上通常提供的功能更简单和更快。图1A示出了被管理的PCM产品10的示例。外壳可以是可移动卡、集成电路芯片 或诸如处理器这样的较大晶片的一部分的形式。存储系统10具有PCM存储单元阵列12，该 PCM存储单元阵列12通过数据和地址总线14耦合到简化的存储控制器16。存储控制器具 有存储总线接口 18，以与其余系统或外部部件进行通信。如上面所提到的，这可以是用于嵌 入式设备的内部接口或用于可移动外部设备的外部接口。该接口可以是MMC、eMMC、UFS或 各种其它接口的任意一个，然而，特定接口对于本发明来说不是本质的。图1B示出了若干PCM设备或晶片32被包含在单一封装或外壳30中的可替换方 式。这些PCM设备都通过数据、地址和控制总线34连接到单一控制器36，该控制器36提供
6外部接口 38。在该示例中，PCM设备和控制器被实施为分立的晶片，但都在一个封装或外壳 中。图2更详细地示出了图1A或1B的被管理的PCM产品10。如参照图1A所提到的， 所示出的部件可以是单一晶片的一部分或由几个晶片组成。这些部件可以包含在单一封 装、外壳或可移动卡中，或者可以包含在几个分立的封装中。在示出的示例中，PCM存储器 阵列12具有4个阵列块12-1、12-2、12-3、12-4，然而，可以使用更多或更少的阵列块。每个 阵列块都可以包括纠错编解码器(ECC) 13-1 (仅示出了一个)。该编解码器将纠错码应用到 要写入存储器的数据，并在从存储器中读取数据时使用这些纠错码来纠正错误。PCM阵列通过PCM接口 14-1使用它所连接的控制总线14-2和数据总线14_3来进 行通信。该接口提供了与PCM阵列12的单元的物理层通信。它还连接到简化的PCM控制 器16并提供到简化的PCM控制器16的接口。此外，该接口可以连接到直接存储存取(DMA) 块17。DMA块连接到外部接口 18并与外部接口 18直接进行交互。在示出的示例中，外部 接口具有被管理的NAND接口 18-1，以在基于MMC、eMMC、UFS或其它NAND的存储器接口上 进行通信。然而，可以取代地使用适用于使用不同外部协议来进行通信的不同的接口。外 部接口还包括数据缓冲器18-2和物理总线18-3，来与外部总线连接。数据缓冲器位于接口 中，以存储中间值(interim value)并在内部和外部总线上提供等待时间。数据缓冲器可 以是小型高速RAM缓冲器、PCM缓冲器或任意其它类型的缓冲器。PCM控制器在一侧耦合到外部接口 18，另一侧耦合到PCM接口 14。所示出示例中 的PCM控制器包含4个块。这些块可以实施为通用控制器中的硬件模块、固件或软件。第 一个块是微控制器核心16-1，该微控制器核心16-1是控制器的中央处理和维护部分。第二 个块是安全管理器16-2，第三个块是重写模块16-3，以及第四个块是对范围都写入1的模 块 16-4。图3示出了图1A和1B的可替换配置，其中存储控制器与存储器阵列在相同的晶 片上。如同图1A和1B —样，存在着外部封装或容器20。PCM存储单元阵列22作为单一的 晶片位于该封装内。嵌入式控制器26与存储器阵列构造在相同晶片22上。嵌入式控制器 还带有外部接口 28。在该配置中，嵌入式控制器的主要任务是支持外部接口 28上的外部总 线协议。它可以包含图2的控制器的所有功能。例如，由于控制器的简化本质，所以它比闪 存更容易与存储器集成在相同晶片上。图4示出了使用在单一封装或外壳40中的闪存晶片43和PCM晶片42的另一个 可替换配置。每个晶片都具有它自己的控制器。PCM晶片通过总线44耦合到PCM存储控制 器46，而闪存晶片43通过不同的存储总线45耦合到闪存控制器47。然而，这两个存储控 制器都可以耦合到单一外部存储总线接口 48。如在其它图中所示出的，这些存储控制器可 以与它们各自的存储单元阵列在相同或不同的晶片上。可替换地，可将这两个存储控制器组合到具有用于这两种类型的存储器的不同功 能的单一控制器中。可以使用控制器上的单一模块来将共享功能提供到两个阵列。不共享 的功能可以专门用于一个阵列或另一个阵列。所以，例如，块擦除模块可以专门用于闪存， 而重写功能可以专门用于PCM阵列。安全管理和ECC算法可以由两个阵列共享。整个设备 可以构造为4个晶片(如所示出的)，或者构造为3个、2个晶片。PCM简化控制器46可以与图2的控制器16相似。另一方面，NAND控制器47被示出为典型的NAND控制器，如所示出的，包括用于块擦除、页编程、ECC(纠错编解码器)、 WL(损耗均衡)、BBM(不良块管理)、SM(安全管理)、GC(无用单元收集)以及存储地址重 映射的硬件、固件或软件。这些模块通常是许多NAND控制器的一部分，在这里不再详细描 述。通常通过软件将存储器阵列划分为两个或多个区域。在简单的示例中，软件在代 码或指令与数据之间划分存储器阵列。这两种类型的信息被有差别地使用，以使得用于每 种类型的信息的最好的存储器将处理不同的需求。图4示出了满足不同需求的一种方式的 示例。在一种解决方案中，一方面将MLC (多级单元)NAND用于数据存储，另一方面将诸 如RAM这样的XiP(就地执行)存储设备用于代码。这需要两个存储器接口和两个外部总 线。在另一个解决方案中，一方面将单一 NAND阵列与MLC (多级单元)一起使用，另一 方面将单一 NAND阵列与SLC(单级单元)一起使用。MLC再次用于数据存储，而SLC部分用 于代码。对于SLC侧而言，页和块的大小还可以更小。关于MLC/RAM示例，使用两个不同的 存储控制器或控制器方法，但单一外部接口可以服务两个闪存部分。如图4所示，PCM允许可替换方式。NAND和PCM设备与管理两种类型的存储器的 控制器一起堆叠在相同封装中；或者NAND和PCM设备与两个控制器一起堆叠在相同封装 中，一个控制器用于NAND，另一个控制器用于PCM。可替换地，可能有用于NAND部分的一个 控制器，而PCM控制器可以嵌入PCM晶片中。所有存储设备都共享同一个存储总线接口，该 存储总线接口允许相同的物理层和相同的链路层。具有较低的单元成本、较慢的随机写入速度以及较短的寿命写入循环数目的NAND 闪存可以被用于数据，而较快的、较持续的、但更贵的PCM可以被用于代码或指令。该方式 呈现了 NAND/RAM配置的速度优势，但具有较简单的、较小的单一存储设备接口。为了支持闪存，在存储控制器电路中通常需要许多操作。这些操作中的许多操作 在图4中的闪存控制器47中指出。然而，这些操作中的许多操作是没用的或者是不能用PCM 阵列来实施的。这些操作中最简单的操作是擦除和编程功能。然而，从闪存寿命中低的擦 除总数和要以大的组而不是一次一个来擦除闪存单元的需求中产生了更多的功能。因此， 不需要将这些功能包括在PCM存储控制器中。移除这些功能降低了存储控制器的成本和功 耗。这些复杂功能中的一些功能在下面进行详细描述。不良块管理跟踪闪存阵列中哪些块变得不可靠。闪存仅可以容忍每个存储单元中 有限数量的擦除循环。因此，单元将变坏，以及具有不良单元的块的数量会随着时间慢慢增 加。这些块被跟踪以使得它们不再被使用，从而慢慢降低了阵列的存储能力。PCM不遭受擦 除循环的数量的类似限制，因此，不良块管理算法是不必要的。损耗均衡通过均勻使用阵列中的单元块来增加闪存阵列的寿命或耐久性。损耗均 衡试图均勻地损耗闪存阵列中的所有单元，而不是允许每次都使用相同的单元块。PCM的循 环能力比NAND的循环能力高几个量级。由于单元损耗地慢得多，所以没有对损耗均衡管理 的真正需要。高阶ECC(纠错码)被用于闪存，因为存储器是以大的块进行处理的。此外，闪存 中的存储内容可以由于以下原因得到破坏读取扰动、程序扰动以及每个存储单元中有限数量的擦除循环。PCM不仅更可靠，而且还可以以更小的块进行写入和读取，所以即使使用 了纠错码，它仍然可以更简单。ECC需求可以随着新的技术降低了 PCM单元的大小而增长。 然而，采用PCM，位可更改性允许ECC奇偶校验就地更新。对于PCM阵列而言，无用单元收集可以做得更简单。在闪存阵列中，单元被写入或 编程为“0”，而不是“1”。当单元必须被改变回“1”时，必须擦除整个块，之后在每个页基础 上重写合适的单元。取代上述做法的是，新的值被写入到存储器的另一部分，之前的部分被 登记为无用单元。当已经收集了足够的无用单元时，无用信息被收集并且擦除所有的无用 单元。在PCM文件系统中，数据被直接写入存储器，新的数据仅直接替换旧的数据。不需 要明确的擦除操作。通过写入保留文件或作为非保留的簇目录表，文件仅从文件分配表中 被删除。如果文件系统用完了空的物理块，换句话说，如果每个单一物理块仅包含有效数据 和陈旧数据，那么为了在某处写入新的数据，必须清空一个或多个物理块，以使得它们可以 被擦除和重新使用。无用单元收集的这个过程比用于闪存的情况要简单地多。安全管理在存储单元正在被写入时功率损耗的情况下恢复数据，以保证数据的完 整性。对于闪存来说，如果在一个单元正在被写入时电源被中断，则整个块必须被擦除并且 写入从块中页的开始处再次开始。PCM的位可更改性简化了安全管理。上述简化和降低允许更高的性能或速度、降低的成本以及与存储总线接口的全面 兼容。控制器电路和PCM存储单元阵列可以被制造在单一晶片上，之后被封装为被管理的 PCM产品。该产品之后可以被包含在可移动存储卡形式功能中或者被嵌入到更大的设备中。图5示出了系统存储器中PCM单元110的阵列、处理器核心中的非易失性存储器、 或者任意其它的应用。该阵列耦合到列电路112和行电路114，列电路112和行电路114允 许阵列中的每个单元都被读写操作所访问。感测电路116耦合到列电路和行电路，以在读 取和写入单元时感测值。阵列控制器118耦合到其它电路来管理阵列的存储操作。阵列中的每个存储单元都包括周期表中VI族元素的合金，诸如Te或Se这样的元 素被称为硫族化物或硫族材料。这些可以与IV/V族元素(Ge、Sn、As、Sb)相组合。硫族化 物可以在相变存储单元中被有利地使用，以在从非易失性存储器移除电源之后提供数据保 持并保持稳定。以相变材料Ge2Sb2Te5来说，例如，呈现两个或多个相位，从而具有有用于存 储器存储的截然不同的电学特性。阵列110包括存储单元，每个存储单元都具有选择器件和存储元件。不同的阵列 架构是可能的，而一个选择器件在多个单元之间共享。虽然示出的阵列采用双极选择器件， 应当注意的是，可替换实施方式可以使用CMOS选择器件或二极管，以通过应用能量(例如， 热、光、电势或电流)来识别和选择性地改变硫族化物的电学特性(例如，电阻、电容等)。 硫族化物可以在非晶态和晶态之间的不同中间状态之间进行电转换，从而提高了多级存储 能力。为了改变存储材料的状态或相位，即为了到达编程区域SET和RESET，偏置被升到 转换阈值电压之上，以便足够的电流可以流过单元，从而加热有源区并使得GST相变发生。 电流流过存储材料，并生成热量，该热量改变电学特性并改变存储材料的存储状态或相位。 通过示例的方式，在写入操作中将相变材料加热到高于900°C的温度使得相变材料达到其 熔化温度(Tm)。然后，快速冷却使得相变材料处于非晶态，该非晶态被称为复位状态，在复位状态中所存储的数据可以具有值“0”。以Ge2Sb2Te5举例来说，达到熔化温度Tm与在局部 加热后骤冷以达到非晶态相位之间的时间可以小于50ns。另一方面，为了将存储单元从复位编程为置位，将局部温度升高至高于结晶温度 (Tx)长于50ns (针对Ge2Sb2Te5)的时间，以允许结晶化完成。结晶形式的相变材料被称为 置位状态，而且所存储的数据可以具有值“1”。因此，可以通过设置允许流过单元的电流的 幅度和脉宽来对单元进行编程。总之，更高幅度的快的脉冲将使得单元非晶体化，而适中幅 度的较长的脉冲将允许单元结晶。在读取操作中，位线(BL)和字线(WL)被选择，并且外部电流被提供到所选择的存 储单元。为了读取硫族化物存储设备，感测由不同设备电阻而产生的电流差异。然后，基于 由所选择的存储单元的相变材料的电阻导致的电压改变来确定存储在所选择的存储单元 中的数据是“1”还是“0”。应当理解，复位和置位分别与非晶态和晶态的关联是惯例，并且 可以采用至少相反的惯例。图6示出了可以应用本发明实施方式的示例性系统611。在所示出的示例中，该系 统是移动手持蜂窝电话，然而，用一些修改，该系统可以代表宽范围的不同设备。该系统由 中央处理单元(CPU)613驱动，该CPU可以包括或不包括芯片组。该CPU具有使用操作系统 来执行程序的应用部分615和处理电话功能的基带部分617。这两个部分都耦合到通过总 线与系统存储器进行通信的存储器接口 619。在示出的示例中，该系统存储器具有易失性部分621和非易失性部分623，易失性 部分621可以实施为用于高速存取的随机存取存储器(RAM)或PCM，非易失性部分623可以 实施为闪存或PCM，用于必须幸存于功率损耗的数据。通常，RAM被用于必须快速存取的数 据和指令的短期存储，而闪存用于存储操作系统、系统参数以及应用程序。存储器可以可替 换地实施为整个闪存中的单一存储器，而闪存部分可以用其它类型的非易失性存储器来实 施，诸如PCM(相变存储器)、MRM或者FRM、或存储器类型的某些组合。可以根据特定环境 来使用图1-4中示出的各种存储器配置中的任意一种。CPU的基带部分耦合到用户接口。在示出的示例中，用户接口具有键盘625以及 具有扬声器和扩音器的头戴式耳机627。可以根据特定应用来使用各种其它接口，例如触 摸屏、蓝牙设备、加速计、近距离传感器以及其它接口。基带部分还耦合到RF(射频)电路 629，以允许该系统使用无线连接与外部设备进行通信。无线连接可以是蜂窝电话、数据、无 线网络或者所期望的任意其它接口。CPU还可以耦合到任意的各种外围设备631，例如，照相机、定位系统、显示器、打 印机、蓝牙设备以及支持系统611的任意附加功能的其它外围设备。图6还示出了功率管 理系统633，该功率管理系统633可以包括电源(例如电池)来调节各种部件的功耗。该设 备可以是由CPU驱动和控制的软件或自治的软件、或两者的组合。在一个示例中，功率管理 在有功率损耗时在可访问CPU的寄存器处设置标记。术语“计算机可读介质”指参与将程序指令提供到处理器、存储控制器或其它合适 的设备来用于执行的合适的介质。这种介质可以采用许多形式，包括但不限于非易失性媒 体和易失性媒体。非易失性媒体可以包括，例如，光盘或磁盘、固态存储器和其它存储器、 ROM等。易失性媒体可以包括动态存储器，例如系统存储器、DRAM、SRAM以及其它类型的易 失性存储器。计算机可读介质的通常形式包括例如磁性介质(例如，软盘、柔性碟、硬盘、磁带以及其它磁性介质)、光学介质(例如，光盘只读存储器(CD-ROM)以及其它光学介质)、 具有形态的物理介质(例如，穿孔卡片、纸带、任意其它物理介质)、存储器芯片或盒式磁盘 (例如，RAM、可编程只读存储器(PR0M)、可擦除可编程只读存储器(EPROM)、闪存以及其它 存储器芯片或盒式磁盘)以及计算机可以从其中读取的任意其它介质。在以下详细描述中，呈现了各种具体细节以提供对本发明的全面理解。然而，本领 域技术人员应当理解，本发明可以在没有这些具体细节的情况下实施。在其它情况下，已知 的方法、过程、部件以及电路没有被详细描述，以便不模糊本发明。算法在这里通常被认为是产生期望结果的行为或操作的有条理的序列。这些包括 物理量的物理处理。通常，虽然不是必要的，但是这些量采用能够被存储、传送、组合、比较 和以其它方式被处理的电信号或磁信号的形式。将这些信号称作位、值、元素、符号、字符、 项、数字等等有时被证明是方便的，特别是由于通常使用的原因。然而，应当理解，这些以及 相似的术语与适当的物理量相关联，并且仅仅是应用到这些量的方便的标记。除非以其它方式特别声明，否则从以下讨论中明显的是，应当理解，在整个说明书 论述中，使用诸如“处理”、“计算”、“算出”、“确定”等等的术语指计算机或计算系统、或者类 似的电子计算设备的行为和/或处理，所述计算机或计算系统、或者类似的电子计算设备 将表示为计算系统的寄存器和/或存储器内的物理(例如，电子)量的数据处理和/或转 换为类似地表示为计算系统的存储器、寄存器或其它信息存储、传输或显示设备内的物理 量的其它数据。本发明的实施方式可以包括用于执行这里的操作的设备。设备可以为期望目的而 被特别地构造，或者它可以包括通过存储在设备中的程序选择性地激活或重配置的通用计 算设备。所述程序可以存储在存储介质中，例如但不限于任何类型的磁盘，包括软盘、光盘、 光盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只 读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光学卡、或适用于存储电 子指令并能够耦合到计算设备的系统总线的任意其它类型的介质。这里提出的处理和显示不是内在地与任何特定计算设备或其它设备相关。根据本 文的教导，各种通用系统可以与程序一起使用，或者构造执行期望方法的更专用的设备被 证明是方便的。此外，应当理解，这里描述的操作、能力和特征可以用硬件(分立或集成电 路)和软件的任意组合来实施。本发明的具体实施方式
在上面被描述，然而，本发明不限于所述实施方式的细节， 而是仅由权利要求及其合理的等价形式所限制。
权利要求
一种用于非易失性存储器阵列的存储控制器，该控制器包括耦合到外部总线以与外部设备传送读取和写入指令的外部总线接口；耦合到存储器阵列以在所述存储器阵列上执行读取和写入的存储器阵列接口；以及将期望值写入所述存储器阵列的期望地址的重写模块。
2.根据权利要求1所述的控制器，其中所述外部总线接口是闪存接口。
3.根据权利要求2所述的控制器，其中所述存储器阵列接口是相变存储器接口。
4.根据权利要求1所述的控制器，其中所述重写模块使用第一参数和第二参数，所述 第一参数为将要被重写的存储单元的地址，所述第二参数为被用来重写该单元的值。
5.根据权利要求4所述的控制器，其中所述重写模块在不考虑要被重写的单元中的当 前值的情况下进行操作。
6.根据权利要求1所述的控制器，该控制器还包括写入范围模块以对地址范围内的存 储器阵列的所有单元写入单一指定值。
7.根据权利要求6所述的控制器，其中用于所述写入范围模块的地址范围被设置为非 易失性存储器范围内可用地址范围内的任意范围。
8.根据权利要求6所述的控制器，其中所述写入范围模块使用第一参数和第二参数， 所述第一参数为要被写入的单元的地址范围，所述第二参数为所述单一指定值。
9.根据权利要求1所述的控制器，该控制器还包括耦合到所述存储器阵列接口的非易 失性存储器阵列。
10.根据权利要求1所述的控制器，其中所述存储器阵列、所述存储器阵列接口以及所 述重写模块形成在单一晶片上。
11.根据权利要求1所述的控制器，该控制器还包括耦合到闪存阵列的闪存阵列接口 以在所述闪存阵列上执行读取和写入，该控制器还包括用于擦除所述闪存阵列的存储块的 块擦除模块。
12.—种存储设备，该存储设备包括相变存储器阵列；耦合到所述相变存储器阵列的相变存储器阵列接口；耦合到外部闪存总线的外部闪存总线接口 ；以及耦合到所述相变存储器阵列接口和所述外部闪存总线接口的存储控制器，该存储控制 器用于响应于来自所述外部闪存总线接口的命令来通过所述相变存储器阵列接口控制对 所述相变存储器阵列的读取和写入。
13.根据权利要求12所述的存储设备，该存储设备还包括闪存阵列；以及耦合到所述存储控制器的闪存阵列接口，其中，所述存储控制器还响应于来自所述外部闪存总线接口的命令来通过所述闪存阵 列接口控制对所述闪存阵列的读取和写入。
14.根据权利要求13所述的存储设备，其中所述存储控制器还包括用于将期望值写入 所述相变存储器阵列的期望地址的重写模块以及用于擦除所述闪存阵列的单元块的块擦 除模块。
15.根据权利要求14所述的存储设备，其中所述存储控制器还包括写入范围模块，该写入范围模块用于对地址范围内的存储器阵列的所有单元写入单一指定值。
16.一种方法，该方法包括在存储控制器处通过闪存总线控制器接口接收写入命令，该写入命令包括逻辑地址和 位值；以及通过相变存储器阵列接口写入相变存储器阵列，该相变存储器阵列接口将所述逻辑地 址重映射到物理地址，并将所述位值写入到所述物理地址处的相变存储器单元。
17.根据权利要求16所述的方法，其中所述位值是“1”，以及写入所述位值包括在不擦 除的情况下写入位值“1”。
18.根据权利要求16所述的方法，该方法还包括将接收到的用于应用的写入命令转换 到所述相变存储器阵列。
全文摘要
描述了一种可以在存储总线接口上使用的用于相变存储器(PCM)的存储控制器。在一个示例中，存储控制器包括耦合到外部总线以与外部设备传送读取和写入指令的外部总线接口、耦合到存储器阵列以在存储器阵列上执行读取和写入的存储器阵列接口、以及将期望值写入存储器阵列的期望地址的重写模块。
文档编号G11C7/10GK101887350SQ20101017263
公开日2010年11月17日 申请日期2010年5月12日 优先权日2009年5月14日
发明者E·孔法洛涅里, F·蒂齐亚尼, M·斯科尼亚米利奥 申请人:E·孔法洛涅里;M·斯科尼亚米利奥;F·蒂齐亚尼