专利名称：用于自刷新模式的存储器装置控制的制作方法
技术领域：
本发明涉及电子技术，以及具体来讲涉及具有自刷新模式的存储器装置。
背景技术：
在典型的计算机硬件体系结构中，集成电路(IC)存储器装置芯片是由分立的IC 存储器控制器芯片控制的，该IC存储器控制器芯片在所述存储器装置的正常操作期间，控 制写入数据至所述存储器装置和控制从所述存储器装置读取数据。一些存储器装置能够在 自刷新模式中运行，在自刷新模式中，即使当所述存储器控制器断电(power off)时，所述 存储器装置也能维持它所存储的数据。对于一些存储器装置，诸如DDRl和DDR2寄存的双列直插式存储器模块(RDIMM) (其中DDR代表“双倍数据速率”)，可以使用所述存储器装置的RESET信号，来通过保持所述 存储器装置的时钟使能(CKE)线为低，同时允许所述存储器控制器被掉电(power down), 将所述存储器装置保持在自刷新模式中。对于其它存储器装置，诸如DDR3 RDIMM存储器装 置，断言(asserting)所述RESET信号使所述存储器装置退出自刷新模式。因而，当所述存 储器控制器断电的时候，不能使用所述RESET信号来将所述存储器装置保持在自刷新模式 中，由此可能危及存储在存储器装置中的数据的完整性
发明内容
在一个实施例中，本发明是一种用于操作具有存储器装置、存储器控制器和电源 模块的存储器电路的方法。所述存储器控制器通过施加时钟使能(CKE)信号到所述存储器 装置的CKE输入端来控制所述存储器装置的正常操作，其中所述CKE输入端进一步被连接 至被电源模块供电至CKE终止电压的CKE终止节点。然后所述存储器控制器通过以下来逐 步掉电(1)所述存储器控制器驱动所述CKE信号为低，(2)然后所述电源模块将所述CKE 终止电压掉电，以及(3)然后所述电源模块将所述存储器控制器掉电。在另一个实施例中，本发明是一种电路，包括(1)具有CKE输入端的存储器装置， (2)被连接来施加CKE信号到CKE输入端的存储器控制器，以及(3)被连接来施加CKE终止 电压到连接至所述CKE输入端的CKE终止节点的电源模块。在正常操作期间，所述存储器 控制器将所述CKE信号施加到所述CKE输入端，而所述电源模块施加所述CKE终止电压到 所述CKE终止节点。在掉电操作期间，所述存储器控制器驱动所述CKE信号为低，继之以所 述电源模块将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。在又一个实施例中，本发明是一种电源模块，其用于如下的电路，该电路包括具 有CKE输入端的存储器装置，和被连接来施加CKE信号到所述CKE输入端的存储器控制器。 所述电源模块适于被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点。 在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源模块 施加所述CKE终止电压到所述CKE终止节点。在掉电操作期间，所述存储器控制器驱动所 述CKE信号为低，继之以所述电源模块将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。
根据下面的详细说明、所附权利要求书和附图，本发明的其他方面、特征和优点将 变得更加明显，在附图中相同参考标记表示类似或相同的要素。图1示出了依照本发明一个实施例的存储器电路的简化框图；图2示出了依照本发明一个实施例的将图1的存储器电路掉电的过程的流程图； 以及图3示出了依照本发明一个实施例的接着图2的掉电过程的、将图1的存储器电 路加电(power up)的过程的流程图。
具体实施例方式如本说明书里使用的，术语“断电”指的是这样一种集成电路(IC)芯片的状态，其 中没有电源施加到该芯片。术语“通电(power on)”指的是电源被施加到所述芯片的状态。 术语“加电”指的是从断电状态到通电状态的转换，而术语“掉电”指的是从通电状态到断 电状态的转换。图1示出了依照本发明一个实施例的存储器电路100的简化框图。存储器电路100 包括DDR3 RDIMM存储器装置102，存储器控制器104，电源模块106，复位控制器108，以及 终止电阻器110。存储器控制器104控制数据到存储器装置102的写入和数据从存储器装 置102的读取。电源模块106分别经由电源线112和电源线114向存储器装置102和存储 器控制器104供电。此外，电源模块106提供终止电压Vttcke到终止电阻器110，其中电源 模块106能够将所述终止电压Vttcke掉电，同时维持另一个DRAM电源线112通电。在图 1中，Vttcke既表示终止节点又表示由电源模块106施加到该终止节点的终止电压。复位 控制器108施加(低电平有效)复位信号116来将存储器装置102复位。除图1中未示出的许多不同信号之外，存储器控制器104还施加时钟使能信号CKE 到存储器装置102的CKE输入端118。为了使存储器控制器104能写数据到存储器装置102 和从存储器装置102读取数据，所述CKE信号必须为高。如图1所示，除被连接至来自存储 器控制器104的CKE信号之外，存储器装置102的CKE输入端118还经由终止电阻器110 连接至来自电源模块106的终止电压Vttcke。在一个实现方式中，图1中示出的每个元件(包括终止电阻器110)是安装在电路 板上并经由合适的板迹线互连的分立的电子模块。存储器控制器104可以是更大的集成电 路模块的一部分，该集成电路模块除提供对存储器装置102的控制之外，还提供与图1中未 示出的其他系统元件相关的其他功能。同样地，电源模块106可以向图1中未示出的其它 系统元件(包括其它存储器装置)供电。图2示出了依照本发明一个实施例的用于将图1的存储器电路100掉电的过程的 流程图。在步骤202，存储器控制器104将所述CKE信号驱动为低，由此将存储器装置102 置于自刷新模式中。在步骤204，电源模块106将所述终止电压Vttcke掉电至地。在步骤 206，电源模块106将存储器控制器104掉电。通过将所述终止电压Vttcke保持为低，存储 器电路100确保了 在存储器控制器104被掉电的同时并且只要存储器控制器104保持被断电，存储器装置102停留在自刷新模式中。应注意的是，在图2的整个过程期间，电源模 块102将DRAM电源线112维持在它们的正常操作电平，并且复位控制器108将(低电平有 效)复位信号116维持在高电平。这使得存储器控制器104能够被完全断电。图3示出了依照本发明一个实施例的、接着图2的掉电过程的、用于将图1的存储 器电路100加电的过程的流程图。在步骤302，电源模块106将存储器控制器104加电。在 步骤304，存储器控制器104将CKE信号驱动为低，这是用于加电复位的初始默认设置。在 步骤306，电源模块106将终止电压Vttcke加电。通过将所述终止电压Vttcke保持为低， 存储器电路100确保存储器装置102停留在自刷新模式中，直到存储器控制器104被加电 并且能够重新开始控制存储器装置102的操作。这里，再一次的，在图3的整个过程中，电 源模块106将DRAM电源线112维持在它们的正常操作电平，并且复位控制器108将复位信 号116维持在高电平。虽然已经以具有终止电阻器110的图1的存储器电路100的角度描述了本发明， 但是应该理解的是，可以使用其它合适的类型的阻抗装置和其组合来将所述存储器装置的 CKE输入端连接到合适的终止电压。虽然已经以具有单个DDR3 RDIMM存储器装置的图1的存储器电路100的角度描述 了本发明，但是应该理解的是，总的来说，本发明可以被实现用于任何适当类型的具有一个 或多个存储器装置的存储器拓扑结构，其中那些存储器装置可以是RDIMM，诸如DDR1，DDR2 或DDR3 RDIMMs或者其它适当的板上(on-board)装置。本发明可以被实现为基于电路(模拟的、数字的或模拟数字混合的)的处理，包括 如单个集成电路(诸如ASIC或FPGA)、多芯片模块、单个卡、或多卡电路组件的可能实现方 式。对本领域技术人员显而易见的是，电路元件的各种功能也可以被实现为以软件程序形 式的处理块。这种软件可以应用于例如数字信号处理器、微控制器或通用计算机中。出于本说明书的目的，术语“耦合”、“耦合中”、“被耦合”、“连接”、“连接中”、或“被 连接”指的是任何本领域中已知的或将来开发的允许能量在两个或更个元件之间传输方 式，并且构思了插入一个或多个另外的元件，但不是必需的。相反地，术语“被直接耦合”、 “被直接连接”等则暗指没有这些附加元件。此外将理解的是，本领域技术人员在不脱离如下述权利要求所表述的本发明的范 围的情况下，可对为了解释本发明的本质而已经描述和举例示出的各部分的细节、材料和 布置的作出各种改变。权利要求书中附图数字和/或附图参考标志的使用意在标识所要求保护的主题 的一个或多个的可能的实施例，以方便权利要求的解释。这种使用不应被认为是必然将权 利要求的范围限制为相应附图中示出的实现方式。应该理解的是，这里说明的示例性方法的各步骤不是必须按照所描述的步骤执行 的，并且所述方法的各步骤的顺序应当被理解为仅仅是示例性的。同样的，在符合本发明的 各种实施例的方法中，可以包括附加步骤，并且可以省略或合并某些步骤。虽然下述方法权利要求中的要素(如果有)被以具有对应标记的特定顺序来叙 述，但是并不必然意图将这些要素局限于以该特定顺序实现，除非权利要求的引述以另外 的方式暗指了用于实现这些要素中的某些或全部的特定顺序。这里提及的“一个实施例”或“一实施例”指的是结合所述实施例描述的特定特征、结构或者特性可以被包括在本发明的至少一个实施例中。在说明书中多处出现的短语 “在一个实施例中”并不是必然都表示同一实施例，也不是必然表示其他实施例互不包含的 独立或可替换实施例。上述情况也适用于术语“实现方式”。
权利要求
一种用于操作存储器电路的方法，所述存储器电路具有存储器装置、存储器控制器和电源模块，所述方法包括如下步骤(a)所述存储器控制器通过施加时钟使能CKE信号到所述存储器装置的CKE输入端来控制所述存储器装置的正常操作，其中所述CKE输入端进一步被连接至被电源模块供电至CKE终止电压的CKE终止节点；和(b)然后通过以下将存储器控制器掉电(b1)所述存储器控制器将所述CKE信号驱动为低；(b2)然后所述电源模块将所述CKE终止电压掉电；以及(b3)然后所述电源模块将所述存储器控制器掉电。
2.如权利要求1所述的方法，还包括(c)通过下述将所述存储器控制器加电(cl)所述电源模块将所述存储器控制器加电；(c2)然后所述存储器控制器将所述CKE信号驱动为低；以及(c3)然后所述电源模块将所述CKE终止电压加电。
3.如权利要求1所述的方法，其中所述存储器装置是寄存的双列直插式存储器模块 RDIMM0
4.如权利要求3所述的本方法，其中所述RDMM存储器装置是双倍数据速率三DDR3 RDIMM存储器装置。
5.如权利要求1所述的方法，其中所述电源模块施加一个或多个其它电压到所述存储 器装置，其中在步骤(b2)中，所述电源模块将所述CKE终止电压掉电同时将所述一个或多 个其它电压维持为通电。
6.如权利要求1所述的方法，其中所述CKE终止节点经由电阻器与所述CKE输入端相连。
7.一种电路，包括存储器装置，其具有时钟使能CKE输入端；存储器控制器，其被连接来施加CKE信号到所述CKE输入端；以及电源模块，其被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止节点，其中在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源 模块施加所述CKE终止电压到所述CKE终止节点；以及在掉电操作期间，所述存储器控制器将所述CKE信号驱动为低，继之以所述电源模块 将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。
8.如权利要求7所述的电路，其中在加电操作期间，所述电源模块将所述存储器控制 器加电，继之以所述存储器控制器将所述CKE信号驱动为低，继之以所述电源模块将所述 CKE终止电压加电。
9.一种用于电路的电源模块，所述电路包括具有时钟使能(CKE)输入端的存储器装置 以及被连接来施加CKE信号到所述CKE输入端的存储器控制器，其中所述电源模块适用于被连接来施加CKE终止电压到连接至所述CKE输入端的CKE终止 节点在正常操作期间，所述存储器控制器施加所述CKE信号到所述CKE输入端，而所述电源 模块施加所述CKE终止电压到所述CKE终止节点；以及在掉电操作期间，所述存储器控制器将所述CKE信号驱动为低，继之以所述电源模块 将所述CKE终止电压掉电，继之以所述电源模块将所述存储器控制器掉电。
10.如权利要求9所述的电源模块，其中在加电操作期间，所述电源模块将所述存储器 控制器加电，继之以所述存储器控制器将动所述CKE信号驱为低，继之以所述电源模块将 所述CKE终止电压加电。
全文摘要
在存储器电路中，为了确保诸如DDR3 RDIMM的存储器装置在存储器控制器掉电并断电的同时安全地以自刷新模式运行，所述存储器装置的时钟使能(CKE)输入端与下面两个相连(i)所述存储器控制器施加的CKE信号；以及(ii)所述电源模块提供的终止电压。为了将所述存储器控制器掉电，存储器控制器将所述CKE信号驱动为低，然后所述电源模块将所述终止电压驱动为低，然后所述电源模块将所述存储器控制器掉电。为了恢复正常操作，所述电源模块将所述存储器控制器加电，然后所述存储器控制器将所述CKE信号驱动为低，然后所述电源模块将所述终止电压加电。通过将所述终止电压保持为低，所述存储器电路确保在所述存储器装置掉电并断电的同时，所述存储器装置停留在自刷新模式中。
文档编号G11C11/406GK101882464SQ201010171270
公开日2010年11月10日 申请日期2010年4月28日 优先权日2009年4月29日
发明者D·N·巴哈克塔, E·D·佩尔森, J·C·克里兹 申请人:Lsi公司