具有多块擦除模式的非易失性存储器及其方法

专利名称：具有多块擦除模式的非易失性存储器及其方法
技术领域：
本发明一般地涉及集成电路存储器并且更具体地涉及具有多块擦 除模式的非易失性存储器。
背景技术：
闪速存储器单元是一种类型的非易失性存储器(NVM)单元，其 在浮动栅极存储电荷。在浮动栅极上的电荷数量决定单元的阈值电压 (VT)，因此由单元存储逻辑状态。每次编程或者擦除单元时；向浮动 栅极移动电子或者从浮动栅极移出电子。电绝缘浮动栅极以便无限期 的存储电荷。然而，在多个编程以及擦除循环后，浮动栅极开始损失 其存储电荷的能力。闪速存储器阵列的单元一般不具有与其能够承受 的编程和擦除操作数目相同的期望寿命。在单元块中，闪速存储器单 元被典型地分组在一起，并且通过同时擦除存储器单元的整个组或块 来擦除闪速存储器阵列。随着编程和擦除循环的增加，在块中单元的 整个^分布趋于扩大。同样，可以改变擦除速率。块通常不承受相同 的编程和擦除操作数目，从而，块的^分布以不同的速率扩大。因此， 由于需要更多时间将^分布收敛到需要的^范围之内，所以擦除块所
需的时间总量增加。结果是闪速存储器的不同存储器单元块的擦除数 目不一致。
因此，需要提供即使当随着编程和擦除循环的数目增加并且在块 之间不一致时，提供可靠擦除操作的闪速存储器阵列。


通过参考附图，本发明可以更好地被理解，并且其大量目的、特 性以及优点对于本领域技术人员来说是显而易见的。除非额外说明，不同附图中使用相同参考标号表示相同项。
图1以方块图的形式示出根据本发明实施例的闪速存储器。
图2是示出操作图1中闪速存储器的方法的流程图。
具体实施例方式
一般地，在一个实施例中，本发明提供具有并行擦除模式(PEM) 以及正常擦除模式的闪速存储器。在正常擦除模式中，在擦除操作期 间，仅擦除存储器单元的一个块或者一次擦除一个，或者串行地地擦 除存储器单元的多个块。PEM操作模式允许时擦除多于一个块。在 每次擦除操作之后，递增计数并在非易失性存储器中存储计数。在预 定数目的擦除操作之后，禁止PEM并且只有正常擦除模式可用于擦除 存储器。
将PEM限定到擦除操作的最大数目以防止当不同的存储器块的 ^分布是使得PEM擦除操作很可能不可靠时进入PEM。此外，限制 PEM操作的数量防止诸如例如，电荷恢复电路的相关电路的过载。如 果需要在擦除期间同时释放在多个阵列块寄生效应中所积累的电荷， 由于擦除需要高电平，晶体管可能过载并且损坏。
以下详细说明实施本发明的模式。该说明是本发明示意性说明， 并且不应被认为是限制性的。
图1以方块图的形式示出根据本发明实施例的闪速存储器IO。在 图1中，为了清晰和简明的目的，只示出为说明存储器IO的擦除操作 必需的电路。闪速存储器IO包括闪速存储器单元阵列12、闪速控制器 30、寄存器42、 44和46、寄存器解码逻辑50、存储器解码和感测逻 辑52以及电荷泵54。闪速存储器单元阵列12包括存储器块14、 16、 18以及测试块20。测试块20包括可寻址位置22、 24和26。闪速控制 器30包括擦除控制器32、计数控制器34以及测试数据解码40。块14、 16、 18以及20中的每个包括多个闪速存储器单元。闪速 存储器单元在具有字线和位线的矩阵中排列。存储器单元在字线和位
线的交叉处连接，并且包括连接到字线的控制栅极，连接到位线的漏 极端子，以及连接到块中所有其它存储器单元的源极端子的源极端子。 存储器单元具有电荷存储区域。电绝缘电荷存储区域并且在一些实施
例中已知为浮动栅极。电荷存储区域可以由多晶硅制造，或者可以包 括其它电荷存储材料，诸如例如，纳米晶体或者氮化物。在所示的实 施例中，存储器IO被嵌入在具有诸如例如，微处理器核的其它电路组 件的集成电路中。在其它实施例中，存储器IO可以被实现为"独立"存 储器集成电路。
一种用于防止闪速存储器单元的过擦除的普通技术包括首先编程 所有单元。然后，使用相对短期的擦除脉冲逐步擦除单元。在每个擦 除脉冲的应用之后，验证步骤用于检查^以确定^是否足够地减少。 重复擦除和验证步骤，直到没有单元注册已编程的对于验证步骤的响 应。在其它实施例中，可以使用其它擦除技术。
存储器io具有多个接收标记为"ADDRESS"的地址信号的输入端 子。地址包括，例如，行地址信号、列地址信号以及块选择信号。存 储器解码和感测逻辑52具有在存储器10的读取和编程操作期间用于 接收行和列地址信号的多个输入端子。存储器解码和感测逻辑52还被 耦合到闪速控制30用于在擦除操作期间接收行和列地址信号。一般地， 存储器解码和感测逻辑52包括输入和输出电路，诸如感测放大器、行 和列解码器等等。通过存储器解码和感测逻辑52,闪存控制器30和寄 存器解码逻辑50传送标记为"DATA"的数据信号或者将标记为 "DATA"的数据信号传送到存储器解码和感测逻辑52，闪存控制器30 和寄存器解码逻辑50。处理器(未示出)可以被耦合以提供和/或接收 数据信号DATA并且提供地址信号ADDRESS。可以在与存储器10相 同的集成电路上实现处理器或者可以在单独的集成电路上实现处理器o
存储器块14、 16和18在存储器解码和感测逻辑52之间双向耦合 用于响应于接收行和列的地址信息来发送并接收数据。在所示实施例 中，闪速存储器10的读取和编程操作是传统的并将不进行详细描述。 还要注意，为了清楚及简明的目的，不是用于读取和编程存储器10所 有必需的电路都在图1中示出。在用于读取操作或者编程操作的正常 访问期间，存储器块14、 16和18接收地址信息以在块14、 16和18 中的一个或多个之中选择存储器单元。在读取操作期间由被选择的存 储器单元提供数据，并且在写操作期间，由被选择的存储器单元接收
、,,/. i.门数据。
通过闪速控制30中的电路控制擦除操作。擦除控制32具有用于 将标记为"TSTADDR"的测试地址信号提供给测试块20的输出、用于将 标记为"PUMP EN"的电荷泵使能信号提供给电荷泵54的输出以及用于 将多个块选择信号"BLKSELS[O:N]"提供给块14、 16和18中的每个的 多个输出。电荷泵用于产生用于编程操作、擦除操作或者编程和擦除 操作的电压。在一个实施例中，块选择信号BLKSELS[O:N]是地址信号 ADDRESS的一部分并且用于选择访问存储器块14、 16和18中被访问 的块。同样，在一个实施例中，擦除控制32产生用于擦除操作的块选 择信号BLKSELS[O:N]。数据信号DATA和行及列地址被耦合到擦除 控制32，其能够在整个正常擦除模式操作中使用以便如上所述智能地 确定哪些比特需要额外的高电压脉冲。
被标记为"TEST BLOCK"的存储器块20基本上与存储器块14、 16 和18—样工作，除了存储器20是隐藏的并且用户不可访问的。同样， 存储器块20是从存储器块14、 16和18单独地可寻址的，并且从闪速 控制30通过地址信号"TSTADDR"而被访问。经由标记为"TSTDATA" 的导线可以向/从测试块20提供数据。，存储器块20用于存储测试信 息、批号、识别数字、冗余映射、清理选项以及其它对存储器10的制造者是有用的信息。另外，块20包括用于存储标记为"COUNT VALUE" 的数据的位置22，用于存储标记为"MAXIMUM COUNT VALUE"的数 据的位置24，以及用于存储标记为"NUMBER OF BLOCKS"的数据的 位置26。位置22、 24和26中的每个包括测试块20的一个或多个存储 器单元。存储器块20双向耦合到闪速控制30的测试解码器电路40。
闪速存储器擦除操作一般地需要大量时间来完成，特别是如果存 储器阵列非常大。通过允许同时擦除多于一个块，并行擦除模式可以 更快地完成擦除操作。使用PEM，可以在与擦除一个块所需时间差不 多的时间内擦除多个存储器块。并行擦除模式可以在，例如，产品测 试期间使用以减少循环时间以及费用。为防止损坏存储器，将并行擦 除操作的数目限制到预定数目。将PEM操作的预定数目编程到测试块 20的位置24中。当达到预定数目时，PEM被禁止。进一步的擦除操 作必须使用正常擦除模式来完成。注意到在所示实施例中，在存储器 10的用户不能访问的闪速存储器块中存储最大计数值和计数值。在另 一个实施例中，在其它存储器类型、寄存器文件等等中存储这些值。
在闪速控制器30中，向测试解码电路40的数据输入提供测试数 据TSTDATA[O:M]，测试解码电路40耦合到比较器38和计数控制34 的控制36。计数控制34还提供标记为"ERASE DONE"的信号给状态寄 存器46以表示擦除操作何时完成。当位置22中的计数值等于或者处 于单元24中存储的最大计数值的阈值范围内时，比较器38被耦合到 控制36用于提供标记为"MATCH"的匹配信号。控制器36还耦合到测 试解码电路40的数据输入。当比较器38检测到匹配时，计数控制电 路34提供标记为"PEM DISABLED"的信号给状态寄存器46的输入以 及擦除控制32的输入。寄存器和解码逻辑50具有耦合到控制寄存器 42的输入的第一输出，耦合到块选择寄存器44的输入的第二输出，以 及耦合到状态寄存器46的输入的第三输出。控制寄存器42和块选择 寄存器44每个都具有耦合到闪速控制器30的输出。图2是示出操作图1中的存储器10的方法的流程图。将通过参考 图1和图2来讨论存储器10的操作。图2的方法在确定步骤70开始。 在确定步骤70,开始存储器10的擦除操作，并且确定擦除模式是PEM 还是正常模式。可以通过读取状态寄存器46来看禁止PEM的比特是 否连同控制在寄存器42中的PEM模式的选择一起被激活来确定正在 使用的擦除模式。当重置存储器10时，初始地载入禁止PEM寄存器。 同样，闪速控制块30询问存储测试块20中的在位置22、 24和26处 的信息，以确定计数值22是否超过了最大计数值24。在正常模式期间， 存储器10 —次擦除一个块。在PEM期间，基本上同时擦除多于一个 的存储器10的块。为了进入正常模式，控制寄存器42的预定比特域 被写入。如果在步骤70确定擦除类型是PEM，则选择转到步骤72的 "是"路径，在该步骤进入PEM。如果擦除类型不是PEM，则选择转到 步骤88的"否"路径，并且进入正常擦除模式。
回到步骤72，进入PEM，预定比特域被写入，并且另外，从状态 寄存器46的预定比特域读取以确认存储器10可用于擦除操作。在步 骤74，擦除控制器32提供测试地址TSTADDR以读取块20的位置22、 24和26。向测试解码40提供存储在位置22、 24和26中的数据。
在确定步骤76，确定擦除操作的数目是否小于位置24中存储的 擦除操作最大数目。向比较器38和控制电路36提供存储在位置22、 24和26中的数据。比较器38比较最大计数值和当前计数值，并且如 果当前计数值小于最大计数值，那么向控制36提供逻辑低MATCH信 号，允许PEM操作并且选择转到步骤78的"是"路径，在该步骤执行 PEM操作。在PEM操作期间，块选择寄存器44，连同位置26处存储 的块最大数目用于确定同时使能多少个块选择信号BLKSELS[O:N]。通 过，例如电荷泵能够产生的最大电流，来确定能够执行PEM的块的最 大数目。如果被选择的块的数目超过存储在位置26的块最大数目，那 么在一个实施例中，存储器20可以最多擦除在一个PEM中的最大数 目的块，或者要求用于测试的额外的PEM，或者顺序地擦除其它块。擦除控制32将对应的块选择信号BLKSEL[O:N]提供给每个要擦除的 块。提供泵使能信号PUMPEN以使能电荷泵54，从而向被选择的块提 供升高的擦除电压。能够并行擦除的块的数目部分地由电荷泵54的容 量来决定。在位置26存储用于PEM操作的块的最大数目。随后，使 用已知擦除或者擦除/验证操作，诸如福勒 一 诺德海姆 (Fowler-Nordheim)沟道擦除方法，来擦除被选择的块。对于描述本发 明来说，特定类型的擦除操作不重要，并且在其它实施例中可以不同。 当擦除操作完成时，向擦除控制32以及状态寄存器46提供擦除完成 信号"ERASE DONE"。如果在步骤76，、确定计数值等于或者大于单 元24中存储的最大计数值，那么选择转到步骤84的"否"路径，并且通 过从计数控制器34向擦除控制器32和状态寄存器46断言信号"PEM DISABLE"来禁止PEM。
在步骤80，在位置22编程递增的擦除计数值。
在确定步骤82，确定擦除循环或者存储在位置22的值是否小于 位置24中存储的最大计数值。如果在位置22存储的擦除计数值小于 最大计数值，那么选择转到步骤86的"是"路径并且在位置22存储新的 或者递增的计数值。如果在确定步骤82，确定在位置22存储的擦除计 数值等于或者大于在位置24存储的最大计数值，那么选择"否"路径并 且方法结束。
从确定步骤70或者步骤84进入正常擦除模式。在步骤90，在被 选择的数目的块上，从1到N执行正常擦除模式操作。如上所述对于 PEM来说，在步骤90执行特定类型的擦除操作对于描述本发明来说并 不重要，并且在其它实施例中可以不同。在步骤90之后，如上所述地 执行步骤80、 82以及86。
通过将PEM限制到擦除操作的最大数目，防止了潜在的不稳定的 擦除操作。同样，限定PEM操作的数目防止诸如例如，电荷恢复电路的相关电路过载，。
虽然已经在优选实施例的上下文中描述了本发明，但是对于本领 域技术人员来说，显而易见地，本发明可以以多种方式修改，并且可 以采用除了上述特定陈述和描述以外的许多实施例。例如，可以反相 晶体管的导电类型。同样，所附权利要求覆盖了所有落在本发明范围 内的修改。
以上描述了关于特定实施例的益处、其它优点以及解决问题的方 法。然而，益处、优点、解决问题的方法，以及声称的任何可以导致 出现任何益处、优点或者解决方法的元件都不被认为任何或所有权利 要求的重要的、必须的或者基本的特性或元件。如在此使用的术语"包 括"是意在覆盖非排除的包括，从而包括元件列表的处理、方法、产品 或者装置，不只包括那些元件，而是还可以包括没有特别列出的或者 这些处理、方法、产品或者装置固有的其它元件。
权利要求
1.一种方法，包括提供包括预定数目的块的存储器；执行擦除一个或多个块的多个步骤；对每个擦除步骤的发生进行计数；以及在已经发生预定数目的擦除步骤后，防止发生并行地擦除多个块的步骤。
2. 根据权利要求l所述的方法，其中所述擦除的步骤包括并行擦除多个块的多个步骤。
3. 根据权利要求1所述的方法，进一步包括在所述防止的步骤已经发生后， 一次仅擦除一个块。
4. 根据权利要求3所述的方法，其中一次仅擦除一个块的步骤包括下述组中的至少一个，所述组包括仅擦除一个块、和串行地擦除多个块。
5. 根据权利要求l所述的方法，其中每个擦除步骤包括向所述一个或多个块施加第一多个脉冲；检测所述擦除是否未成功；以及如果所述检测步骤确定所述擦除未成功，则向所述一个或多个块施加第二多个脉冲。
6. 根据权利要求1所述的方法，其中所述多个擦除步骤包括下述组中的一个或多个，该组包括并行地擦除多个块；仅擦除一个块；以及串行地擦除多个块。
7. 根据权利要求l所述的方法，其中所述擦除步骤进一步的特征在于在完成所述擦除步骤中的一个步骤时产生擦除完成信号。
8. 根据权利要求7所述的方法，其中所述计数步骤进一步的特征在于对所述擦除完成信号的出现进行计数。
9. 根据权利要求l所述的方法，其中所述计数步骤进一步的特征在于产生计数，并且将所述计数存储在所述存储器的非易失性的且用户不能访问的部分中。
10. —种电路，包括具有多个块的非易失性存储器，其中所述非易失性存储器具有擦除模式，所述擦除模式包括并行地擦除多个块；仅擦除一个块；以及串行地擦除多个块；以及耦合到所述非易失性存储器的存储器控制电路，包括计数控制电路和擦除控制电路，其中.-所述计数控制电路保持对擦除模式执行数目的计数；以及当所述计数低于预定数目时，所述擦除控制电路执行擦除模式中的所选模式，并且当所述计数等于或大于所述预定数目时，当并行地擦除多个块的模式已被选择时，所述擦除控制电路执行串行地擦除多个块的模式。
11. 根据权利要求IO所述的电路，进一步包括耦合到所述存储器和所述存储器控制电路的电压产生器。
12. 根据权利要求ll所述的电路，其中所述电压产生器提供擦除电压，并且其中，所述并行地擦除多个块的模式包括同时向所述多个块施加第一多个擦除电压脉冲；检测所述多个块的擦除是否未成功；并且如果所述检测步骤确定所述擦除未成功，则向所述多个块施加第二多个脉冲。
13. 根据权利要求IO所述的电路，其中所述存储器进一步包括测试块，该测试块耦合到存储所述计数的所述计数控制电路。
14. 根据权利要求13所述的电路，其中所述计数控制电路包括比较器，该比较器将所述测试块中存储的所述计数与所述预定数目进行比较。
15. 根据权利要求IO所述的电路进一步包括状态寄存器，其中当执行擦除模式中的一个模式的步骤发生时，所述计数控制电路向所述状态寄存器提供擦除完成信号，并且当所述计数等于或者大于所述预定数目时，提供并行擦除模式禁止信号。
16. —种擦除具有多个存储器块的非易失性存储器的方法，包括执行擦除一个或多个块的多个步骤，其中擦除一个或多个块的所述多个步骤中的每个包括执行从下述擦除步骤组中选择的擦除步骤，所述擦除步骤组包括并行地擦除多个块；仅擦除一个块；以及串行地擦除多个块；以及提供对所述擦除步骤执行的发生的计数；.当所述计数等于预定数目时，防止进一步执行并行地擦除多个块的所述擦除步骤。
17. 根据权利要求16所述的方法，其中并行地擦除多个块的所述擦除步骤包括同时向所述多个块施加第一多个擦除脉冲；检测所述多个块的擦除是否未成功；以及如果检测步骤确定所述擦除未成功，则向所述多个块施加第二多个擦除脉冲。
18. 根据权利要求17所述的方法，其中所述第二多个擦除脉冲具有高于所述第一多个擦除脉冲的电压。
19. 根据权利要求16所述的方法，进一步包括在所述计数等于所述预定数目后，当并行地擦除多个块的擦除步骤已被选择时，执行串行地擦除多个块的擦除步骤。
20. 根据权利要求16所述的方法，其中所述非易失性存储器进一步包括所述非易失性存储器用户不能访问的非易失性测试块，所述方法进一步包括在所述测试块中存储所述预定数目；在所述测试块中存储所述计数；以及存储能够被并行地擦除的块最大数目的数目。
全文摘要
非易失性存储器(12)可以具有用相对很少的擦除操作并行地擦除的多个块(14，16，18)。因为擦除操作相对较慢，所以在存储器(12)的安装中上述特征为使用者节省时间。并行擦除的问题涉及具有不同编程/擦除历史的不同块，其结果是具有不同历史的块要有差别地擦除。因此，在执行预定数目的擦除循环之后，阻止并行擦除的能力。通过允许并行擦除操作直到计数到擦除操作的预定数目来实现上述要求。在达到所述预定数目之后，产生并行擦除操作模式禁止信号，以阻止进一步的并行擦除循环。在非易失性存储器(12)的用户不能访问的小块(20)中保持计数和预定数目。
文档编号G11C11/34GK101496109SQ200780007004
公开日2009年7月29日 申请日期2007年1月22日 优先权日2006年2月28日
发明者乔恩·S·乔伊, 理查德·K·埃吉基 申请人:飞思卡尔半导体公司