专利名称：电源电路的制作方法
技术领域：
本发明涉及一种由一个以上的电源生成内部电源电压的电源电路。
背景技术：
以往，提出了一种通过来自外部电源的电压和来自电池的电压的任意一个控制电子设备的动作的电源管理电路(例如，参照专利文献1)。此电源管理电路包括比较来自外部电源的电压和来自电池的电压的电压比较电路、和根据电压比较电路的输出信号选择任意一个电压的选择电路。专利文献1JP特开2009-715 号公报专利文献1公开的电源管理电路由于具备电压比较电路，所以其电路结构变得复杂，而且电路规模变大。在便携型电子设备中搭载电源管理电路(以下称为“电源电路”的情况下，基于电子设备的小型化的要求，不希望增大电路规模。此外，在电源电路通过一个以上的电源生成内部电源电压的情况下，不希望内部电源电压低于被提供的电源电压，而是希望尽可能地维持电源电压。
发明内容
鉴于这些状况而完成了本发明，其目的在于，提供一种由一个以上的电源高效地生成内部电源电压的技术。为了解决上述课题，本发明的某一方式的电源电路根据可提供第一电源电压的第一电源和可提供比第一电源电压更低的第二电源电压的第二电源来生成内部电源电压，该电源电路包括第一晶体管，其设置在第一电源和输出节点之间；第二晶体管，其设置在第二电源和输出节点之间；第一供给部，其向第一晶体管的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值；和第二供给部，其向第二晶体管的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压。(发明效果)根据本发明，能够根据一个以上的电源有效地生成内部电源电压。
图1是表示本发明的实施方式的电源电路的图。图2(a)是表示使用二极管输出内部电源电压的电源电路的一例的图，(b)是表示使用N沟道晶体管输出内部电源电压的电源电路的一例的图。图3是表示本发明的第一实施方式的电源电路的结构的图。图4是表示本发明的第二实施方式的电源电路的结构的图。图5是表示本发明的第三实施方式的电源电路的结构的图。图6是表示本发明的第四实施方式的电源电路的结构的图。图7是表示本发明的第五实施方式的电源电路的结构的图。
图中10-电源电路；12-输出节点；20-第一供给部；30-第二供给部；40-第三供给部；50-第四供给部；60-检测部；100-第一开关电路；110-第二开关电路；120-第三开关电路。
具体实施例方式图1表示本发明的实施方式的电源电路10。电源电路10被搭载在移动电话或 PDA (Personal Digital Assistant，个人数字助理)等便携设备中，并且可与多个电源连接。电源电路10被连接到包括外部电源的多个电源上，作为从输出节点12输出在电子设备内部用作控制电压的内部电源电压intVCC的开关电路而构成。再有，电源电路10也可以被搭载在便携设备以外的电子设备中。例如，如果电源电路10通过USB (Universal Serial Bus，通用串行总线)连接在外部的PC (Personal Computer，个人计算机)等上，则向其提供电源电压VBUS。此外， 在电子设备搭载有生成音频信号的媒介处理器的情况下，从内部电池向电源电路10提供电源电压VAUDI0。此外，也可以向电源电路10提供UART (Universal Asynchronous Receiverl^ransmitter，通用异步收发器)用的电源电压(VUART)。在下面的实施方式中， 将可提供第一电源电压Vl (例如VBUS)的电源称为“第一电源”，将可提供第二电源电压 V2(例如VAUDI0)的电源称为“第二电源”，将可提供第三电源电压V3(例如VUART)的电源称为“第三电源”，设在各电源电压中Vl > V2 > V3的关系成立。再有，电源电压的种类不限于￥8旧、￥4皿10、￥说肌，也可以是其它电源电压。根据有无连接外部设备，提供给电源电路10的电源电压会不同。例如，如果搭载电源电路10的电子设备未通过USB与外部设备相连，则不会从外部提供电源电压VBUS。如此，由于连接到电源电路10的电源的种类因电子设备的连接环境和工作环境等而变化，所以优选电源电路10具有按照所连接的电源高效地生成内部电源电压intVCC的功能。由于将内部电源电压intVCC作为栅极电压而输入给负载电路所包含的N沟道晶体管，所以为了使N沟道晶体管瞬间导通，优选电源电路10输出所连接的多个电源中的最大的电源电压。图2(a)示出将多个电源分别连接到二极管上并输出内部电源电压intVCC的电源电路的一例。在此电源电路中，通过将二极管连接到电源上，从而防止逆流。在此电源电路上连接有第一电源、第二电源的情况下，电源电路的输出成为自第一电源电压Vl ( > V2)下降了正向电压VF的电压。再有，在连接有第一电源或第二电源的一个的情况下，电源电路的输出成为自被连接的电源的电压下降了正向电压VF的电压。图2(b)示出将多个电源分别连接到N沟道晶体管上并输出内部电源电压intVCC 的电源电路的一例。与图2(a)所示的电源电路相同，此电源电路也采用防止逆流的结构。 在此电源电路上连接第一电源、第二电源的情况下，电源电路的输出成为自第一电源电压 Vl ( > V2)下降了阈值电压Vth的电压。再有，在连接有第一电源或第二电源的一个的情况下，电源电路的输出成为自被连接的电源的电压下降了阈值电压Vth的电压。如上所述，图2(a)、图2(b)所示的电源电路虽然输出在连接的电源中以最大的电源电压为基准的电压，但输出电压比分别提供的电源电压低。再有，专利文献1中所公开的电源管理电路使用N沟道晶体管作为开关，所以如图2(b)所说明的，会生成电压损失。因此，在下面的实施方式中，说明不会生成来自电源供给电压的下降量，且在连接多个电源的情况下可输出最大的电压的电源电路10。(第一实施方式)图3表示本发明的第一实施方式的电源电路IOa的结构。电源电路IOa根据第一电源和第二电源生成内部电源电压intVCC，并从输出节点12输出到负载电路(未图示)。 如以上所述，第一电源电压Vl >第二电源电压V2。再有，并不是始终从第一电源及第二电源向电源电路IOa提供电源电压，有时也会根据情况不与任何电源相连。在本说明书中，在连接有电源的情况下，将电源的输出电压称为高电平，在未连接的情况下或电源不提供电压的情况下，将电源的输出电压称为低电平。在图3中，为了便于说明，示出了连接第一电源、第二电源并向电源电路IOa提供第一电源电压VI、第二电源电压V2的状态，但是，例如在未连接第一电源的情况下，向电源电路IOa提供低电平(OV)作为第一电源的输出电压。 再有，第二电源也同样。电源电路IOa包括在第一电源和输出节点12之间设置的第一开关电路100 ；和在第二电源和输出节点12之间设置的第二开关电路110。第一开关电路100包含第一晶体管TR1，第二开关电路110包含第二晶体管TR2。第一晶体管TRl及第二晶体管TR2是P沟道MOS晶体管。电源电路IOa还包括向第一晶体管TRl的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值的第一供给部20 ；和向第二晶体管TR2 的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的第二供给部 30。在此，“与第一电源的输出电压对应的电压”是逻辑电平与第一电源的输出电压相等的电压。即，在电源电路IOa上连接有第一电源的情况下，第一电源的输出电压是高电平的第一电源电压VI，此时，与第一电源的输出电压对应的电压只要是同样高电平的电压即可，例如是第一电源电压Vl以上。此外，在电源电路IOa上未连接第一电源的情况下，第一电源的输出电压是低电平(OV)，此时与第一电源的输出电压对应的电压只要是同样低电平的电压即可，例如是使第二晶体管TR2导通的电平电压。第一晶体管TRl将源极连接在第一电源上，将漏极连接在输出节点12上。第二晶体管TR2将源极连接在第二电源上，将漏极连接在输出节点12上。第一供给部20具有第一反相器INV1，该第一反相器INVl接收第一电源的输出电压并输出将第一电源的输出电压逻辑反转后的电压。在连接有第二电源的情况下，以第二电源电压V2为电源电压，驱动第一反相器INV1。第二供给部30具有将第一电源的输出电压提供给第二晶体管TR2的栅极的布线。在本实施方式中，可提供第一电源电压Vl的第一电源也可以是外部电源。如果将第一电源连接在电源电路IOa上，则第一供给部20接收第一电源电压Vl的输入，并向第一晶体管TRl的栅极输入输出低电平的电压。此时，第一晶体管TRl被导通。另一方面，如果第一电源未连接在电源电路IOa上，则第一供给部20不接收第一电源电压Vl的输入，因此向第一晶体管TRl的栅极输入输出高电平的电压。此时，第一晶体管TRl不会被导通。下面，将连接电源时所提供的电源电压设为H值，将未连接电源时的电源电压设为L值(=0V)，说明图3所示的电源电路IOa的动作。为了便于说明，例如在第一电源连接在电源电路IOa上时，Vl表现为H值，在未连接于电源电路IOa上时，Vl表现为L值。(情形1-1:V1为H值、V2为H值的情况)在Vl及V2为H值时，第一供给部20向第一晶体管TRl的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2的栅极输入提供高电平的电压。因此，第一晶体管 TRl导通，第二晶体管TR2截止。由此，内部电源电压intVCC成为第一电源电压VI。即，在第一电源和第二电源连接在电源电路IOa上的情况下，输出最大的第一电源电压Vl作为内部电源电压intVCC。(情形1-2=Vl为H值、V2为L值的情况)在Vl是H值、V2是L值时，第一供给部20向第一晶体管TRl的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2的栅极输入提供高电平的电压。因此，第一晶体管TRl导通，第二晶体管TR2截止。由此，内部电源电压intVCC成为第一电源电压VI。(情形1-3=Vl为L值、V2为H值的情况)在Vl是L值、V2是H值时，第一供给部20向第一晶体管TRl的栅极输入提供高电平的电压，第二供给部30向第二晶体管TR2的栅极输入提供低电平的电压。因此，第一晶体管TRl截止，第二晶体管TR2导通。由此，内部电源电压intVCC成为第二电源电压V2。如上所述，电源电路IOa具有如下的功能在连接有多个电源的情况下，输出更大的电源电压作为内部电源电压intVCC ；在连接有一个电源的情况下，输出其电源电压作为内部电源电压intVCC。电源电路IOa不会生成自电源电压实质上的电压下降，可有效地生成内部电源电压intVCC。此外，通过利用数字电路简单地构成，电源电路IOa可实现小型化。(第二实施方式)图4示出了本发明的第二实施方式的电源电路IOb的结构。再有，在图4中也与图3—样，示出了连接第一电源、第二电源并向电源电路IOb提供第一电源电压VI、第二电源电压V2的状态。与图3所示的电源电路IOa相比，在电源电路IOa中，将第一晶体管TRl 及第二晶体管TR2的背栅连接到输出节点12上，但在电源电路IOb中，将第一晶体管TRl 及第二晶体管TR2的背栅相互连接。根据电源电路IOb的结构，由于电源和输出节点12未通过PN 二极管连接，所以能够回避电源电压从晶体管的背栅贯通输出节点12的状况。(第三实施方式)图5示出了本发明的第三实施方式的电源电路IOc的结构。电源电路IOc根据第一电源、第二电源、第三电源生成内部电源电压intVCC，并从输出节点12输出给负载电路 (未图示)。如以上说明，第一电源电压Vl >第二电源电压V2 >第三电源电压V3。再有， 并不是始终从第一电源、第二电源及第三电源向电源电路IOc提供电源电压，有时也会根据情况不与任何电源连接。在图5中，为了便于说明，示出了连接第一电源、第二电源、第三电源，并向电源电路IOc提供第一电源电压VI、第二电源电压V2、第三电源电压V3的状态， 但是，例如在未连接第一电源的情况下，向电源电路IOc提供低电平(OV)作为第一电源的输出电压。再有，第二电源、第三电源也同样。电源电路IOc包括在第一电源和输出节点12之间设置的第一开关电路100 ；在第二电源和输出节点12之间设置的第二开关电路110 ；以及在第三电源和输出节点12之间设置的第三开关电路120。第一开关电路100包含第一晶体管TR1、第四晶体管TR4 ；第二开关电路110包含第二晶体管TR2、第五晶体管TR5 ；第三开关电路120包含第三晶体管 TR3、第六晶体管TR6。第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4、 第五晶体管TR5及第六晶体管TR6是P沟道MOS晶体管。
电源电路IOc包括向第一晶体管TRl及第四晶体管TR4的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值的第一供给部20 ；和向第二晶体管TR2及第三晶体管TR3的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的第二供给部30。并且，电源电路IOc包括向第五晶体管TR5的栅极输入提供第二电源的输出电压或与第二电源的输出电压对应的电压的反相值的第三供给部40; 和向第六晶体管TR6的栅极输入提供第二电源的输出电压或与第二电源的输出电压对应的电压的第四供给部50。在此，“与第一电源的输出电压对应的电压”是逻辑电平与第一电源的输出电压相等的电压。即，在电源电路IOc上连接有第一电源的情况下，第一电源的输出电压是高电平的第一电源电压VI，此时，与第一电源的输出电压对应的电压只要是同样高电平的电压即可，例如是第一电源电压Vl以上。此外，在电源电路IOc上未连接第一电源的情况下，第一电源的输出电压是低电平(OV)，此时，与第一电源的输出电压对应的电压只要是同样低电平的电压即可，例如是使第二晶体管TR2、第三晶体管TR3导通的电平电压。同样地，“与第二电源的输出电压对应的电压”是逻辑电平与第二电源的输出电压相等的电压。即，在电源电路IOc上连接有第二电源的情况下，第二电源的输出电压是高电平的第二电源电压V2，此时，与第二电源的输出电压对应的电压只要是同样高电平的电压即可，例如是第二电源电压V2以上。此外，在电源电路IOc上未连接第二电源的情况下，第二电源的输出电压是低电平(OV)，此时，与第二电源的输出电压对应的电压只要是同样低电平的电压即可，例如是使第六晶体管TR6导通的电平的电压。在第一开关电路100中，第一晶体管TRl将源极连接在第一电源上，将漏极连接在第四晶体管TR4的源极上。第四晶体管TR4将漏极连接在输出节点12上。在第二开关电路 110中，第二晶体管TR2将源极连接在第二电源上，将漏极连接在第五晶体管TR5的源极上。 第五晶体管TR5将漏极连接在输出节点12上。在第三开关电路120中，第三晶体管TR3将源极连接在第三电源上，将漏极连接在第六晶体管TR6的源极上。第六晶体管TR6将漏极连接在输出节点12上。第一供给部20具有接收第一电源的输出电压并输出将第一电源的输出电压逻辑反转后的电压的第一反相器INVl及第二反相器INV2。在连接第二电源的情况下，以第二电源电压V2作为电源电压驱动第一反相器INV1，并将第一电源的输出电压的反相值提供给第一晶体管TRl的栅极输入。在连接第三电源的情况下，以第三电源电压V3作为电源电压驱动第二反相器INV2，并将第一电源的输出电压的反相值提供给第四晶体管TR4的栅极输入。第二供给部30具有将第一电源的输出电压提供给第二晶体管TR2及第三晶体管TR3 的栅极输入的布线。第三供给部40具有接收第二电源的输出电压并输出将第二电源的输出电压逻辑反转后的电压的第三反相器INV3。在连接第三电源的情况下，以第三电源电压V3作为电源电压驱动第三反相器INV3，并将第二电源的输出电压的反相值提供给第五晶体管TR5的栅极输入。第四供给部50具有将第二电源的输出电压提供给第六晶体管TR6的栅极输入的布线。下面，将连接电源时提供的电源电压设为H值、将未连接电源时的电源电压设为L 值(=0V)，说明图5所示的电源电路IOc的动作。为了便于说明，例如在第一电源连接在电源电路IOc时，Vl表现为H值，在未连接在电源电路IOc时，Vl表现为L值。(情形2-1=Vl为H值、V2为H值、V3为H值的情况)在V1、V2、V3是H值时，第一供给部20向第一晶体管TRl及第四晶体管TR4的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供高电平的电压。因此，第一晶体管TR1、第四晶体管TR4导通，第二晶体管TR2及第三晶体管TR3截止。由此，内部电源电压intVCC成为第一电源电压VI。即，在第一电源、第二电源、第三电源连接在电源电路IOc上的情况下，输出最大的第一电源电压Vl作为内部电源电压 intVCC。(情形2-2=Vl为H值、V2为H值、V3为L值的情况)在VI、V2是H值、V3是L值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供高电平的电压。因此，第一晶体管TR1、第四晶体管TR4导通，第二晶体管TR2 及第三晶体管TR3截止。由此，内部电源电压intVCC成为第一电源电压VI。S卩，在第一电源及第二电源连接在电源电路IOc上的情况下，输出更大的第一电源电压Vl作为内部电源电压 intVCC。(情形2-3=Vl为H值、V2为L值、V3为H值的情况)在VI、V3是H值、V2是L值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供高电平的电压。因此，第一晶体管TR1、第四晶体管TR4导通，第二晶体管TR2 及第三晶体管TR3截止。由此，内部电源电压intVCC成为第一电源电压VI。S卩，在第一电源及第三电源连接在电源电路IOc上的情况下，输出更大的第一电源电压Vl作为内部电源电压 intVCC。(情形2-4=Vl为H值、V2为L值、V3为L值的情况)在Vl是H值、V2、V3是L值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供低电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供高电平的电压。因此，第一晶体管TR1、第四晶体管TR4导通，第二晶体管TR2 及第三晶体管TR3截止。由此，内部电源电压intVCC成为第一电源电压VI。S卩，在只有第一电源连接在电源电路IOc上的情况下，输出第一电源电压Vl作为内部电源电压intVCC。如以上情形2-1 2-4所述，电源电路IOc在连接有第一电源的情况下，构成优先输出第一电源电压Vl的开关电路。由此，与有无连接第一电源以外的电源无关地，电源电路IOc可优先生成最高的第一电源电压Vl作为内部电源电压intVCC。(情形2-5=Vl为L值、V2为H值、V3为H值的情况)在Vl是L值、V2、V3是H值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供高电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供低电平的电压。因此，第一晶体管TR1、第四晶体管TR4截止，第二晶体管TR2 及第三晶体管TR3导通。此外，第三供给部40向第五晶体管TR5的栅极输入提供低电平的电压，第四供给部50向第六晶体管TR6的栅极输入提供高电平的电压。因此，第五晶体管 TR5导通，第六晶体管TR6截止。由此，内部电源电压intVCC成为第二电源电压V2。S卩，在第二电源及第三电源连接在电源电路IOc上的情况下，输出更大的第二电源电压V2内部电源电压intVCC。(情形2-6=Vl为L值、V2为H值、V3为L值的情况)在VI、V3是L值、V2是H值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供高电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供低电平的电压。因此，第一晶体管TR1、第四晶体管TR4截止，第二晶体管TR2 及第三晶体管TR3导通。此外，第三供给部40向第五晶体管TR5的栅极输入提供低电平的电压，第四供给部50向第六晶体管TR6的栅极输入提供高电平的电压。因此，第五晶体管 TR5导通，第六晶体管TR6截止。由此，内部电源电压intVCC成为第二电源电压V2。艮口， 在只有第二电源连接在电源电路IOc上的情况下，输出第二电源电压V2作为内部电源电压 intVCC。(情形2-7=Vl为L值、V2为L值、V3为H值的情况)在VI、V2是L值、V3是H值时，第一供给部20向第一晶体管TRl及第四晶体管 TR4的栅极输入提供高电平的电压，第二供给部30向第二晶体管TR2及第三晶体管TR3的栅极输入提供低电平的电压。因此，第一晶体管TR1、第四晶体管TR4截止，第二晶体管TR2 及第三晶体管TR3导通。此外，第三供给部40向第五晶体管TR5的栅极输入提供高电平的电压，第四供给部50向第六晶体管TR6的栅极输入提供低电平的电压。因此，第五晶体管 TR5截止，第六晶体管TR6导通。由此，内部电源电压intVCC成为第三电源电压V3。艮口， 在只有第三电源连接在电源电路IOc上的情况下，输出第三电源电压V3作为内部电源电压 intVCC。如上所述，电源电路IOc具有如下功能在连接有多个电源的情况下，输出更大的电源电压作为内部电源电压intVCC，在连接有一个电源的情况下，输出其电源电压作为内部电源电压intVCC。电源电路IOc不会生成自电源电压实质上的电压下降，可有效地生成内部电源电压intVCC。此外，通过利用数字电路简单地构成，电源电路IOc可实现小型化。(第四实施方式)图6示出了本发明的第四实施方式的电源电路IOd的结构。与图5所示的电源电路IOc相比，在电源电路IOc中，向第一供给部20输入第一电源的输出电压，但在电源电路 IOd中，向第一供给部20输入检测部6的输出。此外，第一晶体管TRl的源极经由开关SW 连接在第一电源上。检测部60是检测第一电源是否连接在电源电路IOd上的电路，如果连接有第一电源，则输出H信号，如果未连接，则输出L信号。检测部60通过电压电平是否超过规定的阈值来判断是否有连接。通过来自检测部60的H信号使开关SW导通，通过L信号使开关SW 断开。H信号的电平虽然可以是第一电源电压Vl，但实际上只要是与第一电源电压Vl对应的电压即可，即，只要是在第一供给部20中可被识别为高电平的电压即可。在开关SW被断开时，不会向电源电路IOd提供第一电源电压Vl，此时，接收通过箝位电路70限制的OV作为第一电源的输出电压。再有，在电源电路IOd中，虽然相对于第一电源而设置了检测部 60、开关SW及箝位电路70，但也可以相对于其它的第二电源、第三电源加以设置。(第五实施方式)图7示出了本发明的第五实施方式的电源电路IOe的结构。再有，在图7中也与图5同样，示出了连接第一电源、第二电源、第三电源，并向电源电路IOe提供第一电源电压VI、第二电源电压V2、第三电源电压V3的状态。与图5所示的电源电路IOc相比，在电源电路IOc中，以第三电源电压V3作为电源电压驱动了第三反相器INV3，但在电源电路IOe中， 以内部电源电压intVCC作为电源电压驱动第三反相器INV3。此外，在电源电路IOc中，第四供给部50由布线构成，但在电源电路IOe中，第四供给部50构成为包括反转第三反相器 INV3的输出电压的第四反相器INV4。通过这样的结构，能够紧凑地形成电源电路10e。再有，也可以像在图6所示的电源电路IOd那样，向第一反相器INV1、第二反相器INV2、第二晶体管TR2、第三晶体管TR3输入检测部60的输出。 以上，基于实施例说明了本发明。此实施例是一种示例，本领域的普通技术人员应该可以理解在这些各构成要素和各处理工艺的组合中可进行各种变化例，此外，这些变化例也属于本发明的范围之内。
权利要求
1.一种电源电路，其根据能够提供第一电源电压的第一电源和能够提供比第一电源电压更低的第二电源电压的第二电源，生成内部电源电压，该电源电路的特征在于，包括第一晶体管，其设置在所述第一电源和输出节点之间； 第二晶体管，其设置在所述第二电源和所述输出节点之间；第一供给部，其向所述第一晶体管的栅极输入提供所述第一电源的输出电压或与所述第一电源的输出电压对应的电压的反相值；和第二供给部，其向所述第二晶体管的栅极输入提供所述第一电源的输出电压或与所述第一电源的输出电压对应的电压。
2.根据权利要求1所述的电源电路，其特征在于，所述第一电源是外部电源，当所述第一电源被连接到该电源电路时，所述第一供给部接收第一电源电压的输入，并将低电平的电压输出到所述第一晶体管的栅极输入，当所述第一电源未连接到该电源电路上时，所述第一供给部不接收第一电源电压的输入，而是将高电平的电压输出到所述第一晶体管的栅极输入。
3.根据权利要求1或2所述的电源电路，其特征在于，该电源电路根据所述第一电源、所述第二电源以及能够提供比所述第二电源电压更低的第三电源电压的第三电源，生成内部电源电压，该电源电路还包括第三晶体管，该第三晶体管设置在所述第三电源和所述输出节点之间，所述第二供给部向所述第三晶体管的栅极输入提供所述第一电源的输出电压或与所述第一电源的输出电压对应的电压。
4.根据权利要求3所述的电源电路，其特征在于， 该电源电路还包括第四晶体管，其设置在所述第一电源和所述输出节点之间； 第五晶体管，其设置在所述第二电源和所述输出节点之间；和第六晶体管，其设置在所述第三电源和所述输出节点之间，所述第一晶体管将源极连接到所述第一电源上，将漏极连接到所述第四晶体管的源极上，所述第四晶体管将漏极连接到所述输出节点上，所述第二晶体管将源极连接到所述第二电源上，将漏极连接到所述第五晶体管的源极上，所述第五晶体管将漏极连接到所述输出节点上，所述第三晶体管将源极连接到所述第三电源上，将漏极连接到所述第六晶体管的源极上，所述第六晶体管将漏极连接到所述输出节点上。
5.根据权利要求4所述的电源电路，其特征在于，还包括 该电源电路还包括第三供给部，其向所述第五晶体管的栅极输入提供所述第二电源的输出电压或与所述第二电源的输出电压对应的电压的反相值；和第四供给部，其向所述第六晶体管的栅极输入提供所述第二电源的输出电压或与所述第二电源的输出电压对应的电压。
全文摘要
本发明提供一种电源电路。电源电路(10a)根据可提供第一电源电压(V1)的第一电源和可提供比第一电源电压(V1)更低的第二电源电压(V2)的第二电源，生成内部电源电压(intVCC)。第一晶体管(TR1)设置在第一电源和输出节点(12)之间，第二晶体管(TR2)设置在第二电源和输出节点(12)之间。第一供给部(20)向第一晶体管(TR1)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压的反相值。第二供给部(30)向第二晶体管(TR2)的栅极输入提供第一电源的输出电压或与第一电源的输出电压对应的电压。因此，可根据一个以上的电源有效地生成内部电源电压。
文档编号G11C11/4074GK102163454SQ201010623088
公开日2011年8月24日 申请日期2010年12月27日 优先权日2010年1月20日
发明者上田佳孝, 和田淳, 小林重人, 山田光一 申请人:三洋半导体株式会社, 三洋电机株式会社