专利名称：基于线性反馈移位寄存器的集成电路准单跳变测试向量生成器的制作方法
技术领域：
本实用新型涉及一种准单跳变测试向量生成器，尤其涉及一种基于线性反馈移位 寄存器的集成电路低功耗内建自测试准单跳变测试向量生成器。
背景技术：
随着超大规模集成电路(VLSI)系统复杂度和工艺复杂度的提高，特别是系统芯片 (SoC)的出现，使得集成电路的测试越来越困难。尤其是测试模式下的功耗大大高于工作模 式的功耗问题，已经严重地影响到集成电路工作的可靠性和器件的成品率。因此，低功耗测 试对集成电路系统设计变得越来越重要。内建自测试(BIST)作为一种有效的测试方法，在集成电路和系统芯片的测试中得 到了广泛的应用。但是内建自测试中的测试生成器产生的测试向量之间的相关性很低，导 致了测试时的高热量，使集成电路性能变坏，严重时将烧毁芯片。为了解决这一问题，特别 是为了解决超深亚微米工艺技术下和系统芯片发展带来的测试过程中功耗过大的问题，急 需发明一种用于超大规模集成电路和系统芯片的内建自测试低功耗准单跳测试向量生成
ο
发明内容本实用新型针对现有内建自测试中的测试生成器产生的测试向量之间的相关性 很低，导致测试时的高热量，使集成电路性能变坏，严重时将烧毁芯片等缺点，而提供了一 种用于超大规模集成电路和系统芯片的内建自测试中，具有测试功耗低，电路结构简单的 基于线性反馈移位寄存器的准单跳测试向量生成器。为了解决上述技术问题，本实用新型通过下述技术方案得以解决包括被测电路，线性反馈移位寄存器与两输入与门和寄存器电连接，并且与两输 入异或门电连接；两输入与门与触发器电连接，两输入异或门与被测电路电连接。线性反馈移位寄存器的输出端接到异或门的输入端；寄存器的输出端接到异或门 的另一输入端；异或门的输出端接到被测电路的输入端。触发器与寄存器公用一个时钟脉冲信号Clock ；触发器的 置位端SET与寄存器的复位端CLR连接在一起，触发器的输出端 Q连接两输入与门的一个输入端，两输入与门的另一个输入端与触发器的输入端D和寄存
器的β端相连接；两输入与门的输出端连接到线性反馈移位寄存器的时钟输入端LFSR_ Clock和寄存器的输入端D。本技术方案中，寄存器用来产生一定数目的测试向量，线性反馈移位寄存 器的输出控制信号^与相应寄存器输出的控制信号Si，相异或后作为被测电路的测 试输入信号Xi,当A为‘0’时，相应的异或门输出为 显然，只有当寄存器经历一个周期后回到全‘0’状态时，线性反馈移位寄存器，才有一个时钟脉冲到来。寄 存器的输出信号邠)BSXS2QXS^X- ·為④与线性反馈移位寄存器的输出信号
取/) = A(Z)力(/Xr3(I), ··，。(/)两两异或后，即可产生出相邻向量只有一位不同的准单跳变
测试向量-W) = QX^2巧(fh-·^sQ)。与现有的技术比较，本实用新型的有益效果是由于该测试序列生成器产生的 准单跳变测试向量具有很高的相关性，可以大大降低被测集成电路内部开关翻转活动率 (WSA)，实现对器件的低功耗测试，特别适用于超大规模集成电路(VLSI)和系统芯片(SoC) 的内建自测试。
图1为本实用新型的电路原理图。
具体实施方式
以下结合附图1与实施例对本实用新型作进一步详细描述实施例包括被测电路6，线性反馈移位寄存器1与两输入与门4和寄存器2电 连接，并且与两输入异或门3电连接；两输入与门4与触发器5电连接，两输入异或门3与 被测电路6电连接。线性反馈移位寄存器1的输出端1〃2……,rs_2,rK接到异或门3的输入端 A而……. -1- ；寄存器2的输出端 S2……接到异或门3的另一输入 端……A_2,bs ；异或门3的输出端q而……接到被测电路6的输入端
巧，巧··…--V2--^。此外，触发器5与寄存器2公用一个时钟脉冲信号Clock ；触发器5的 置位端SET与寄存器2的复位端CLR连接在一起，成为本测试生成器的Reset控制端。触 发器5的输出端β连接两输入与门4的一个输入端，两输入与门4的另一个输入端与触发 器5的输入端D和寄存器2的g"端相连接；两输入与门4的输出端连接到线性反馈移位寄 存器1的时钟输入端LFSR_Clock和寄存器2的输入端D。本实用新型实施例的工作原理是“对应位异或运算”，即用 W)=幼),S2CO而(O, ■. m表示寄存器2生成的η位向量，BX!) =
表示线性反馈移位寄存器1生成的η位向量，加到被测电路6上的η位向量 W) = ^iQX h ,T3 (i), + (i)可由向量S(J)和尋)作对应位的异或运算得出，即
4(/)=巧(1) 『力)，其中oas^-〗。工作过程如下首先将寄存器2初始化为(0，0，0，
-----，0)，用置位信号SET将触发器5置‘1’，触发器5和寄存器2受共同的测试时钟信号 Clock所控制，在(n+1)时钟周期内寄存器2产生的测试向量为{ (0,0,0,——，0)，(1,0, 0，——,0),(1,1,0,——,0),(1,1,1,——，0)，——(1,1,1,——，1)}。在下一个时钟信号 到来时与门使寄存器2的第一级为“0”，经过η个时钟脉冲后，寄存器2的输出为{ (0,1, 1，——,1),(0,0,1,——,1),(0,0,0,——，1)，——,(0,0,0,——，0)}，然后周而复始继续重复以上过程。初始化后，在(2n+l)个时钟周期内线性反馈移位寄存器1的输出保持稳态，而寄存器2产生(2n+l)个不同的测试向量，在信号LFSR_Clock的作用下，寄存器2与线性 反馈移位寄存器1作“对应位的异或运算”，可产生(2n+l)个准单跳变测试向量，可用于对 集成电路进行低功耗测试。 总之，以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所 作的均等变化与修饰，皆应属本实用新型专利的涵盖范围。
权利要求基于线性反馈移位寄存器的集成电路低功耗准单跳变测试向量生成器，包括被测电路(6)，其特征在于线性反馈移位寄存器(1)与两输入与门(4)和寄存器(2)电连接，并且与两输入异或门(3)电连接；两输入与门(4)与触发器(5)电连接，两输入异或门(3)与被测电路(6)电连接。
2.根据权利要求1所述的基于线性反馈移位寄存器的集成电路低功耗准单跳变测试 向量生成器，其特征在于线性反馈移位寄存器(1)的输出端接到异或门(3)的输入端；寄 存器(2)的输出端接到异或门(3)的另一输入端；异或门(3)的输出端接到被测电路(6)的 输入端。
3.根据权利要求1所述的基于线性反馈移位寄存器的集成电路低功耗准单跳变测 试向量生成器，其特征在于触发器(5)与寄存器(2)公用一个时钟脉冲信号Clock ；触 发器(5)的置位端SET与寄存器(2)的复位端CLR连接在一起，触发器(5)的输出端 β连接两输入与门(4)的一个输入端，两输入与门(4)的另一个输入端与触发器(5)的输 入端D和寄存器(2)的β端相连接；两输入与门(4)的输出端连接到线性反馈移位寄存器 (1)的时钟输入端LFSR_Clock和寄存器(2)的输入端D。
专利摘要本实用新型涉及一种准单跳变测试向量生成器,公开了一种基于线性反馈移位寄存器的准单跳测试向量生成器。它包括被测电路(6)，线性反馈移位寄存器(1)与两输入与门(4)和寄存器(2)电连接，并且与两输入异或门(3)电连接；两输入与门(4)与触发器(5)电连接，两输入异或门(3)与被测电路(6)电连接。本实用新型由于该测试序列生成器产生的准单跳变测试向量具有很高的相关性，可以大大降低被测集成电路内部开关翻转活动率(WSA)，实现对器件的低功耗测试，特别适用于超大规模集成电路(VLSI)和系统芯片(SoC)的内建自测试。
文档编号G11C29/08GK201732583SQ201020282309
公开日2011年2月2日 申请日期2010年8月5日 优先权日2010年8月5日
发明者庞礼军, 王 义 申请人:贵州师范大学