专利名称：具有有源缓冲器的功率开关的制作方法
技术领域：
在此所描述的实施例涉及电子电路与半导体的设计和制造领域，并且更尤其涉及具有有源缓冲器(active snubber)的功率开关的系统和方法。
背景技术：
在使用同步的低压侧金属氧化物半导体场效应晶体管(MOSFET)的DC-DC降压变换器应用中，在高压侧MOSFET导通时可能出现大的电压过冲。这种过冲可能是由于低压侧MOSFET体二极管的“活跃(snappy)”的性质导致的，并且可导致电压过冲，和在将低压侧MOSFET的漏极连接到高压侧MOSFET的源极的节点上的过多振铃(ringing)。电压过冲可超过低压侧MOSFET的电压额定值，这引起稳定性问题，例如，性能降低、寿命缩短或故障。振铃振荡可能扰动附近的敏感的电路，并且来自振铃的噪声还引起了电磁干扰(EMI)。图I说明了示例性DC-DC降压变换器电路100，依据常规技术，降压变换器电路100包括低压侧MOSFET开关110和高压侧MOSFET开关120。应该理解的是，低压侧MOSFET开关110包括体二极管(未示出)。MOSFET体二极管是制造处理产生的副作用，并通常不被认为是“好”的二极管。与离散高速二极管(discrete high-speed diode)相比，体二极管的反向恢复时间很长，例如，当流过的电流改变方向时，体二极管花费较长的时间来关断。在反向开关(例如，高压侧MOSFET开关120)导通时,这可能导致击穿(shoot through)或阶跃恢复(snap back)的情况。高压侧MOSFET开关120和低压侧MOSFET开关110被配置成通过控制电路来控制，例如被导通或关断，以产生输出电压Vout。降压变换器100进一步包括开关节点130，例如，低压侧MOSFET 110的漏极到高压侧MOSFET 120的源极的耦接。在操作中，开关节点130可受到振铃噪声的影响。除上述的许多有害的作用以外，振铃可能达到或超过低压侧MOSFET开关110的电压额定值。例如，由于稳定性的原因，设计者可能希望以不超过其最大电压额定值的80%的峰值电压来操作低压侧MOSFET开关110。遗憾的是，使用具有较高电压额定值的部件作为低压侧MOSFET开关110的替换品并不是一种合意方案。例如，具有更高电压额定值的MOSFET具有更大的内电阻和更大的开关损耗，这导致了较低的开关效率。因此，常规手段并未针对这些问题提供合意的方案。
发明内容
因此，需要一种具有有源缓冲器的功率开关。一种具有有源缓冲器的功率开关被揭示出。依照第一实施例，该电子电路包括第一功率半导体器件和被耦接到第一功率半导体器件的第二功率半导体器件。该第二功率半导体器件被配置成对抗第一功率半导体器件的过冲和/或振铃。依照另一个实施例，该电子电路包括被配置成耦接到高电压并被配置成通过开关控制逻辑进行控制的高压侧功率半导体开关。该电子电路进一步包括被配置成耦接到低电压，并被配置成通过开关控制逻辑来控制，与高压侧功率半导体开关串联耦接的低压侧功率半导体开关。低压侧功率半导体开关包括第一低压侧功率半导体器件和被耦接到该第一低压侧功率半导体器件的第二低压侧功率半导体器件。第二低压侧功率半导体器件被配置成对抗第一低压侧功率半导体器件的过冲和/或振铃。再依照另一个实施例，MOSFET半导体器件包括第一功率半导体器件和被耦接到第一功率半导体器件的第二功率半导体器件。该第二功率半导体器件被配置成对抗第一功率半导体器件的过冲和/或振铃。第一和第二功率半导体器件被放置在单个晶片(die)上。仍依照进一步的实施例，沟槽型MOFSET功率半导体器件包括形成第一沟槽型MOSFET功率半导体器件的栅极的第一多个第一沟槽，和形成第二沟槽型MOSFET功率半 导体器件的栅极的第二多个第二沟槽。该沟槽型MOSFET功率半导体器件和第二沟槽型MOSFET功率半导体器件具有公共的源极和公共的漏极，并且，第一多个第一沟槽和第二多个第二沟槽是相互交织的。
被结合在说明书中并形成本说明书的一部分的附图，说明了本发明的实施例，并且与说明一起用于解释本发明的原理。图I说明了依照常规技术的示例性DC-DC降压变换器电路；图2说明了依照本发明的实施例的具有集成的缓冲器(Integrated Snubber)的示例性功率MOSFET ；图3说明了依照本发明的实施例的功率MOSFET的一部分的示例性沟槽型布局的平面图；图4说明了依照本发明的实施例的示例性DC-DC降压变换器电路。
具体实施例方式现在将详细参考本发明的不同的实施例，在附图中说明了其示例。虽然本发明将结合这些实施例进行说明，但是应该理解，它们并非意图将本发明限制在这些实施例中。相对而言，本发明旨在覆盖在随附的权利要求书中所限定的本发明的精神和范围之内可包括的备选、变体和等价物。而且，在下面对本发明的详细说明中，阐述了许多特定的细节，以便提供对本发明的彻底的理解。但是，应该理解的是，不具有这些特定细节也可实现本发明。另一方面，熟知的方法、过程、组件和电路并未被详细地说明，以不使得本发明没有必要地难以理解。图2说明了依据本发明的实施例的具有集成的缓冲器的示例性功率MOSFET 200。在诸如DC-DC降压变换器电路100的应用中，MOSFET 200可替换例如低压侧MOSFET开关110 (图 I)。MOSFET 200在外部被配置成单个器件，例如，具有一个漏极节点204、一个源极节点206和一个栅极节点202。在内部，MOSFET 200包括两个有源器件，低压侧MOSFET 210和缓冲器MOSFET 240。低压侧MOSFET 210可与低压侧MOSFET开关110 (图I)相似。例如，可将低压侧MOSFET 210设计成具有合意的特征，以用于在诸如DC-DC降压变换器电路100的电路中的应用。缓冲器240被基本上并联地耦接到低压侧MOSFET 210。例如，缓冲器MOSFET 240的漏极被耦接到低压侧MOSFET 210的漏极。缓冲器M0SFET240的源极被耦接到低压侧MOSFET 210的源极。缓冲器MOSFET 240的栅极通过栅极阻抗250被耦接到低压侧MOSFET210的栅极。缓冲器MOSFET 240比低压侧MOSFET 210更小，例如，缓冲器MOSFET 240包括比低压侧MOSFET 210更小的沟道面积。例如，缓冲器MOSFET 240可比低压侧MOSFET 210小10至100倍。例如，低压侧M0SFET210可包括功率MOSFET 200的沟道面积的95%，而缓冲器MOSFET 240包括功率MOSFET 200的沟道面积的5%。缓冲器MOSFET 240和低压侧MOSFET 210在它们各自的栅-漏极/栅-源极电荷比(Qgd/Qgs)也存在不同，这大体上反映了相应的器件的沟槽几何结构。栅极电荷特征Qgd (栅极到漏极电荷)和Qgs (栅极到源极电荷)通常是功率半导体的特定特征，例如，这些参数通常在器件数据表中被公布。然而，低压侧MOSFET 210可具有小于I. 0的栅-漏极/栅-源极电荷比，Qgd/Qgs，缓冲器MOSFET 240应具有较高的电荷比Qgd/Qgs，例如，比值在约I. 5至4的范围内。更高的比例可能是有益的。栅极阻抗250将缓冲器MOSFET 240从低压侧MOSFET 210隔离，使得在瞬变过程中缓冲器MOSFET 240能够导通。例如，在低压侧MOSFET 210的栅极接地时，栅极阻抗250足以使缓冲器MOSFET 240导通。通过在漏极节点204处较高的dV/dt上升时间使缓冲器MOSFET 240被触发导通。如果dV/dt比Vin/(CgXRg)大得多，且Qgd/Qgs大于I. 5，则在瞬变过程中缓冲器MOSFET 240将导通，其中Cg为缓冲器MOSFET 240的平均栅极电容，且Rg为缓冲器MOSFET 240的栅极阻抗250的值。在一般应用中，dV/dt可在每纳秒2伏至每纳秒10伏的范围内。响应于在漏极节点204处适当较高的dV/dt上升时间，缓冲器M0SFET240栅极上的电压将提高至比缓冲器MOSFET 240的阈值电压更高的值，这使得缓冲器MOSFET 240导通。这种效果通过缓冲器MOSFET 240的高的Qgd/Qgs比所引起。一旦栅极电压超过缓冲器MOSFET 240的阈值电压，则缓冲器MOSFET 240将导通并且生成漏极电流，其将起到抑制或对抗在漏极节点204上电压过冲的作用。对电压过冲的抑制还导致了与振铃噪声相关联的功率降低。通过在这样的情况下进行导通，缓冲器MOSFET 240抑制或对抗电压过冲和振铃，正如否则在常规技术下存在的。在这种新颖的方式下，缓冲器MOSFET 240，作为功率MOSFET 200的一部分，具有优势地降低过冲、振铃噪声和辐射的电磁干扰，同时有利地改善了器件的可靠性。图3说明了依照本发明的实施例的功率MOSFET 200的一部分的示例性沟槽布局300的平面图。将理解到的是，图3并不是按比例描绘的。功率MOSFET，例如，功率MSOFET200，通常包括上千个沟槽。图3说明了包括在沟槽上的多晶硅的栅极。沟槽310说明了示例性的沟槽，正如可被用于构造常规的功率M0SFET，例如，在图、I中的低压侧MOSFET开关110或低压侧MOSFET 210的那样。在功率MOSFET 200内，沟槽310可被用于实现低压侧M0SFET210。将理解的是，这些沟槽310 “颈缩(neck down)”，或者它们的宽度的一部分较为狭窄。这种设计特征有利地降低了从栅极到源极和漏极的寄生电容，例如Cgd和Cgs。这样的变窄还降低了栅极的电阻。沟槽320说明了可被用于构造缓冲器MOSFET 240 (图2)的示例性沟槽。将理解到的是，在一些实施例中，沟槽320可比沟槽310的宽度更宽。这种设计特征有利地提高了Qgd与Qgs之比。例如，对于给定的沟槽，Qgd通常随着沟槽宽度的增加而增加，但是Qgs的值基本不变。为了达到缓冲器MOSFET 240与低压侧MOSFET 210的期望面积比，大多数沟槽与低压侧MOSFET 210相关联。例如，约每15个沟槽中有I个与缓冲器MOSFET 240相关联,例如,功率MOSFET 200在每一个沟槽320的情况下可重复14次沟槽310模式的情况。可理解到的是，电荷并不是沿着栅极衬底/沟槽均匀分布的，并且因此沟槽之比可能与期望的有效栅极面积之比不同。图4说明了依据本发明的实施例的示例性DC-DC降压变换器电路400。降压变换器电路400包括高压侧MOSFET开关120和具有起到低压侧开关作用的集成缓冲器的功率MOSFET 200。高压侧MOSFET开关120和具有集成的缓冲器的功率MOSFET 200被配置成通过控制电路来控制，例如被导通或关断，以产生输出电压Vout。降压变换器400进一步包括开关节点430，例如，具有集成的缓冲器的功率M0SFET200的漏极与高压侧MOSFET 120的源极的耦接。与常规技术的DC-DC降压变换器电路100 (图I)相比，通过操作具有集成的缓冲器的功率MOSFET 200内的缓冲器MOSFET 240，在DC-DC降压变换器400中可减少有害的振铃噪声，尤其是在开关节点430处。所理解到的是，依照本发明的实施例是依照金属氧化物半导体场效应晶体管(MOSFET)来描述的。依照本发明的实施例充分适用于其它技术，且实施例可在其它的技术中预见到，包括分立器件的应用中，例如，器件210和240分离的实施例，以及包括其它已知技术(包括双极性、BiMOS, CMOS和其它适宜技术)的半导体。本发明的实施例已经进行了描述。但是本发明是在特定的实施例中被描述的，应该理解到的是，本发明并不应被构造成受到这样的实施例的限制，而应依据随附的权利要求书进行解释。
在此所描述的所有元件、部件和步骤被优选地包括在内。将理解的是，所有这些元件、部件和步骤都可以由其它元件、部件和步骤替换，或者都被删除，其对本领域技术人员将显而易见。概念本文揭示了至少以下概念概念I. 一种电子电路，其包括第一功率半导体器件；以及第二功率半导体器件，其被耦接到所述第一功率半导体器件，其中，所述第二功率半导体器件被配置成对抗在所述第一功率半导体器件的漏极节点处的振铃。
概念2.如概念I所述的电子电路，其中所述第一和第二功率半导体器件在它们各自的源极和漏极处被并联耦接。概念3.如概念I所述的电子电路，其中，所述第一和第二功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的阻抗被隔离。概念4.如概念I所述的电子电路，其中，所述第二功率半导体器件包括小于所述第一功率半导体器件的沟道面积的约百分之十的沟道面积。概念5.如概念I所述的电子电路，其中，所述第二功率半导体器件的特征在于，具有大于约I. 5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。概念6.如概念I所述的电子电路，其中，所述第二功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。 概念7.如概念I所述的电子电路，其中，所述第二功率半导体器件被配置成在所述第一功率半导体器件关断时导通。概念8. —种电子电路，包括高压侧功率半导体开关，其被配置成耦接到高电压，并被配置成通过开关控制逻辑来控制；低压侧功率半导体开关，其被配置成耦接到低电压，并被配置成通过所述开关控制逻辑来控制，与所述高压侧功率半导体开关串联耦接；其中，所述低压侧功率半导体开关包括第一低压侧功率半导体器件，以及第二低压侧功率半导体器件，其被耦接到所述第一低压侧功率半导体器件；其中，所述第二低压侧功率半导体器件被配置成对抗在所述第一低压侧功率半导体器件的漏极节点处的振铃。概念9.如概念8所述的电子电路，其中，所述第一和第二低压侧功率半导体器件在它们各自的源极和漏极处并联耦接。概念10.如概念8所述的电子电路，其中，所述第一和第二低压侧功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的电阻被隔离。概念11.如概念8所述的电子电路，其中，所述第二低压侧功率半导体器件包括小于所述第一低压侧功率半导体器件的沟道面积的约百分之十的沟道面积。概念12.如概念8所述的电子电路，其中，所述第二低压侧功率半导体器件的特征在于，具有大于约1.5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。概念13.如概念8所述的电子电路，其中，所述第二低压侧功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。 概念14.如概念8所述的电子电路，其中，所述第二低压侧功率半导体器件被配置成在所述第一低压侧功率半导体器件关断时导通。概念15. —种MOSFET半导体器件,包括在单个晶片上的第一功率半导体器件；以及
第二功率半导体器件，其被耦接到所述第一功率半导体器件；其中，所述第二功率半导体器件被配置成对抗所述第一低压侧功率半导体器件的漏极节点处的振铃。概念16.如概念15所述的半导体器件，其中，所述MOSFET半导体器件被配置成经由一个栅极节点、一个源极节点和一个漏极节点被耦接到其它电路。概念17.如概念15所述的半导体器件，其中，所述第一和第二功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的阻抗被隔离。概念18.如概念15所述的半导体器件，其中所述第二功率半导体器件包括小于所述第一功率半导体器件的沟道面积的约百分之五的沟道面积。
概念19.如概念15所述的半导体器件，其中，所述第二功率半导体器件的特征在于，具有大于约I. 5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。概念20.如概念15所述的半导体器件，其中，所述第二功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。概念21.如概念15所述的半导体器件，其中，所述第二功率半导体器件被配置成在所述第一功率半导体器件关断时导通。
权利要求
1.一种电子电路,其包括 第一功率半导体器件；以及 第二功率半导体器件，其被耦接到所述第一功率半导体器件， 其中，所述第二功率半导体器件被配置成对抗在所述第一功率半导体器件的漏极节点处的振铃。
2.如权利要求I所述的电子电路，其中所述第一和第二功率半导体器件在它们各自的源极和漏极处被并联耦接。
3.如权利要求I所述的电子电路，其中，所述第一和第二功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的阻抗被隔离。
4.如权利要求I所述的电子电路，其中，所述第二功率半导体器件包括小于所述第一功率半导体器件的沟道面积的约百分之十的沟道面积。
5.如权利要求I所述的电子电路，其中，所述第二功率半导体器件的特征在于，具有大于约I. 5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。
6.如权利要求I所述的电子电路，其中，所述第二功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。
7.如权利要求I所述的电子电路，其中，所述第二功率半导体器件被配置成在所述第一 功率半导体器件关断时导通。
8.—种电子电路,包括 高压侧功率半导体开关，其被配置成耦接到高电压，并被配置成通过开关控制逻辑来控制； 低压侧功率半导体开关，其被配置成耦接到低电压，并被配置成通过所述开关控制逻辑来控制，与所述高压侧功率半导体开关串联耦接； 其中，所述低压侧功率半导体开关包括 第一低压侧功率半导体器件，以及 第二低压侧功率半导体器件，其被耦接到所述第一低压侧功率半导体器件； 其中，所述第二低压侧功率半导体器件被配置成对抗在所述第一低压侧功率半导体器件的漏极节点处的振铃。
9.如权利要求8所述的电子电路，其中，所述第一和第二低压侧功率半导体器件在它们各自的源极和漏极处并联耦接。
10.如权利要求8所述的电子电路，其中，所述第一和第二低压侧功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的电阻被隔离。
11.如权利要求8所述的电子电路，其中，所述第二低压侧功率半导体器件包括小于所述第一低压侧功率半导体器件的沟道面积的约百分之十的沟道面积。
12.如权利要求8所述的电子电路，其中，所述第二低压侧功率半导体器件的特征在于，具有大于约I. 5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。
13.如权利要求8所述的电子电路，其中，所述第二低压侧功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。
14.如权利要求8所述的电子电路，其中，所述第二低压侧功率半导体器件被配置成在所述第一低压侧功率半导体器件关断时导通。
15.一种MOSFET半导体器件，包括 在单个晶片上的 第一功率半导体器件；以及 第二功率半导体器件，其被耦接到所述第一功率半导体器件； 其中，所述第二功率半导体器件被配置成对抗所述第一低压侧功率半导体器件的漏极节点处的振铃。
16.如权利要求15所述的半导体器件，其中，所述MOSFET半导体器件被配置成经由一个栅极节点、一个源极节点和一个漏极节点被耦接到其它电路。
17.如权利要求15所述的半导体器件，其中，所述第一和第二功率半导体器件的栅极通过在所述第一功率半导体器件的栅极接地时足以使所述第二功率半导体能够导通的阻抗被隔离。
18.如权利要求15所述的半导体器件，其中所述第二功率半导体器件包括小于所述第一功率半导体器件的沟道面积的约百分之五的沟道面积。
19.如权利要求15所述的半导体器件，其中，所述第二功率半导体器件的特征在于，具有大于约I. 5的栅-漏极与栅-源极电荷比(Qgd/Qgs)。
20.如权利要求15所述的半导体器件，其中，所述第二功率半导体器件被配置成响应于其漏极处较高的dV/dt上升时间而导通。
21.如权利要求15所述的半导体器件，其中，所述第二功率半导体器件被配置成在所述第一功率半导体器件关断时导通。
全文摘要
一种具有有源缓冲器的功率开关，依据第一实施例，该电子电路包括第一功率半导体器件，和被耦接到第一功率半导体器件的第二功率半导体器件。该第二功率半导体器件被配置成对抗第一功率半导体器件的振铃。
文档编号G11C5/14GK102763164SQ201180009537
公开日2012年10月31日 申请日期2011年2月16日 优先权日2010年2月18日
发明者K.特里尔 申请人:维西埃-硅化物公司