快闪存储器编程及读取的方法
【专利摘要】一种快闪存储器编程及读取的方法，在编程时存储快闪存储器中存储器区块的最后编程逻辑页数。读取时由存储的最后编程逻辑页数，配合预设存储器区块的逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数。依据判断的编程次数，选择预设的临界电压，执行读取程序，以提高读取效率。
【专利说明】快闪存储器编程及读取的方法
【技术领域】
[0001]本发明涉及一种快闪存储器，尤其涉及快闪存储器存储最后编程逻辑页数，作为判断编程次数，以执行读取的方法。
【背景技术】
[0002]由于非易失性的快闪存储器(Flash Memory)，不需要电力维持数据的存储，不仅具有较快的清除(Erase)、编程(PiOgram)及读取(read)的速度，体积小且存储密度高，已成为主要数据的存储装置。
[0003]快闪存储器一般依据一存储器单元(Cell)可存储的位数据(Bit)，分为单层单兀(Single Level Cell,简称 SLC)、多层单兀(Multi Level Cell,简称 MLC)、三层单兀(Triple Level Cell，简称TLC)及四层单元(Quad Level Cell，简称QLC)等快闪存储器。其中单层单元(SLC)可存储一位数据，多层单元(MLC)可存储二位数据，三层单元(TLC)可存储三位数据，而四层单元(QLC)可存储四位数据。
[0004]如图1所示，为现有技术MLC快闪存储器编程的电压分布。以MLC快闪存储器为例，MLC快闪存储器分割成多个存储器区块(Block)，用以存储数据。每一存储器区块包含多列的多层单元10构成256个逻辑页，每个逻辑页具有相对应的逻辑地址，以利数据存取控制。其中每一多层单元10包含一下层逻辑页(Lower page) L及一上层逻辑页(Higherpage)H，每一逻辑页包含数个存储器电路单位11，利用存储器电路单位11负载不同的电压，区分出所代表的不同数字信号。多层单元10后另设一单层单元F，包含二个标志电路单位20，利用标志电路单位20负载不同的电压，可区分出代表的一次编程或二次编程，以作为标示多层单元10编程次数的标志(Flag)。
[0005]MLC快闪存储器编程时，对多层单元10的存储器电路单位11采用逐次增加电压的方式，以避免过大的电压破坏存储器。未编程前，多层单元10的存储器电路单位11的电压维持在清除电压，而单层单元F的标志电路单位20则维持在代表一次编程标志电压21。一次编程时，对多层单元10的下层逻辑页L增加预设的电压，将存储器电路单位11形成不同负载的清除电压12与一次编程电压13，而标志电路单位20则仍在代表一次编程标志电压21。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在一次编程标志电压21的标志，多层单元10仅为一次编程，再利用预设的一次编程临界电压Vl分辨下层逻辑页L的存储器电路单位11的电压，即可区分出代表数字信号的[I]或[0]，而读取存储的数据。
[0006]MLC快闪存储器二次编程时，对多层单元10的上层逻辑页H增加预设的电压，将上层逻辑页H的存储器电路单位11形成四种不同负载的二次编程电压14、15、16及17，并将标志电路单位20改变至代表二次编程标志电压22。读取时，先利用预设的标志临界电压Vf，判断标志电路单位20在二次编程标志电压22的标志，多层单元10已经二次编程，可利用预设的二次编程临界电压V2、V3及V4分辨上层逻辑页H的存储器电路单位11的电压，即可区分出代表数字信号的[11]或[10]或[01]或[00]，而读取存储的数据。
[0007]但是MLC快闪存储器编程次数的标志电压，常受编程增加电压的影响，无法正确判读编程次数，以致选取错误的临界电压，导致读取失败。因此，另有现有技术美国专利US8107291，揭露在读取快闪存储器的存储器区块时，利用预先存储的无用数据(DummyData)，先将所有的存储器单元完成二次编程，就可不用判断编程标志电压，直接利用预设的二次编程临界电压读取存储器区块，而可删除编程次数标志的功能及单层单元F的构成，达到增加存储容量的目的。
[0008]然而，前述专利案读取快闪存储器时，需耗费时间将所有的存储器单元完成二次编程，再读取及处理无用数据，不仅降低读取快闪存储器的效率，且需空出快闪存储器的记忆空间，存储大量的无用数据，而影响存储容量。因此，快闪存储器在编程及读取方法上，仍有问题亟待解决。
【发明内容】
[0009]本发明的目的在提供一种快闪存储器编程及读取的方法，通过存储存储器区块最后编程逻辑页数，配合预设的逻辑页分配表，以正确判断编程次数。
[0010]本发明另一目的在提供一种快闪存储器编程及读取的方法，利用判断编程次数，直接选择正确临界电压，读取编程的存储器单元，以提高读取效率。
[0011]本发明再一目的在提供一种快闪存储器编程及读取的方法，可删除编程次数标志的功能及单层单元的构成，以简化编程及读取程序。
[0012]本发明又一目的在提供一种快闪存储器编程及读取的方法，仅存储每一存储器区块最后编程逻辑页较少的数据，而可选择存储至控制器或存储器区块，以增加设计弹性。
[0013]为了达到前述发明的目的，本发明快闪存储器编程及读取的方法，在编程快闪存储器时，存储快闪存储器中 存储器区块的最后编程逻辑页数。接收一读取指令读取存储器区块存储的数据时，由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数。依据判断的编程次数，选择预设的临界电压，执行读取存储器单元的程序。
[0014]本发明编程快闪存储器时，接收一编程指令存储数据在存储器区块，依据预设逻辑页分配表特定的逻辑页顺序及分配，进行编程存储器区块的存储器单元，而无编程次数标志的单层单元的编程程序。将编程存储器区块的最后编程逻辑页数，存储至快闪存储器的控制器或特定存储器区块。
【专利附图】
【附图说明】
[0015]图1为现有技术MLC快闪存储器编程的电压分布图。
[0016]图2为本发明快闪存储器的结构图。
[0017]图3为本发明的逻辑页分配表。
[0018]图4为本发明快闪存储器编程方法的流程图。
[0019]图5为本发明快闪存储器编程及读取方法的流程图。
[0020]【主要元件符号说明】
[0021]30快闪存储器
[0022]31存储器单位
[0023]32控制器[0024]33存储器区块
[0025]34存储部
[0026]35逻辑页分配表
[0027]36多层单元
【具体实施方式】
[0028]有关本发明为达成上述目的，所采用的技术手段及其功效，现在举优选实施例，并配合附图加以说明如下。
[0029]请同时参阅图2及图3，图2为本发明快闪存储器的结构，图3为本发明的逻辑页分配表。图2中本发明快闪存储器30主要包含存储器单位31及控制器32。其中存储器单位31包含多列的存储器单元，分割成多个存储器区块33，每一存储器区块33包含256个逻辑页，每个逻辑页具有相对应的逻辑地址，用以存储数据。控制器32内含一存储部34，存储部34存储快闪存储器30的控制参数，配合控制器32控制存取存储器单位31存储的数据。
[0030]存储数据需编程快闪存储器30时，为了避免编程电压影响位置相邻的逻辑页电压，快闪存储器30在存储部34存储一预设的逻辑页分配表35。逻辑页分配表35记载一存储器区块33中256个逻辑页交叉相隔分设的存储器单元。以MLC快闪存储器为例，但本发明不限于MLC快闪存储器。图3所示MLC快闪存储器的存储器区块33的逻辑页分配表35，所含的每一多层单元36，包含下层逻辑页及上层逻辑页，其后未设编程次数标志的单层单元。存储器区块33的第000至127个多层单元36构成的256个逻辑页，依序编号为第O逻辑页至第255逻辑页。其中第O逻辑页至第3逻辑页依序设置在第000至003个多层单元36的下层逻辑页，而第4与5逻辑页依序相隔设置在第000至001个多层单元36的上层逻辑页，再将第6与7逻辑页依序交叉设置在第004至005个多层单元36的下层逻辑页，接着将第8与9逻辑页依序相隔设置在第002至003个多层单元36的上层逻辑页。重复以两个逻辑页为单位，设置于交叉相隔且不同的多层单元36的下层逻辑页与上层逻辑页，直到第254与255逻辑页设置在第126至127个多层单元36的上层逻辑页为止，形成逻辑页分配表35。
[0031]因此，编程快闪存储器30的存储器区块33时，虽然依据编号第O逻辑页至第255逻辑页顺序增加电压，但两个两个逻辑页交叉相隔设置的架构，使编程增加的电压，不致过度集中在快闪存储器30的一部分，而可避免编程电压影响位置相邻的逻辑页电压，降低读取错误。由于不同种类的快闪存储器30具有不同层数及积体形式，虽然交叉相隔设置的架构不同，但都有其特定逻辑页的顺序及分配，形成预设的逻辑页分配表35，存储供控制快闪存储器30存取数据。
[0032]本发明快闪存储器编程及读取的方法，在依据预设的逻辑页分配表35编程快闪存储器30时，将每一存储器区块33的最后编程逻辑页数，例如最后编程逻辑页数为第22逻辑页，存储至存储部34或预定的存储器区块33。读取快闪存储器30时，再由存储部34取得最后编程逻辑页数为第22逻辑页，配合逻辑页分配表35纪录的逻辑页设置位置，如图3黑框37所示，可发现第000至009个多层单元36，已经二次编程，而如图3虚线框38所示，第010至012个多层单元36，仅经一次编程，其余多层单元36则尚未编程。不需要编程次数标志的功能，就可仅根据存储的最后编程逻辑页数及逻辑页分配表35，正确判断编程次数。
[0033]因此，读取存储器区块33，就可以针对判断二次编程的第000至009个多层单元36，直接选择二次编程预设的临界电压，读取第O至17及第20至21逻辑页存储的数据，对判断一次编程的第010至012个多层单元36，直接选择一次编程预设的临界电压，读取第18、19及22逻辑页存储的数据，而对判断尚未编程的其余多层单元36，不需执行读取程序，因而可节省编程、读取及处理无用数据的时间，提高读取效率。
[0034]如图4所示，为本发明快闪存储器编程的方法的流程。本发明快闪存储器编程方法的详细步骤说明如下:首先步骤Si，快闪存储器接收一编程指令，在一存储器区块存储数据；在步骤S2，依据预设逻辑页分配表的逻辑页顺序及分配，进行编程存储器区块的存储器单元，而无编程次数标志的单层单元的编程程序；再进入步骤S3，存储存储器区块的最后编程逻辑页数；然后至步骤S5，结束编程。
[0035]如图5所示，为本发明快闪存储器编程及读取的方法的流程。本发明快闪存储器编程及读取方法的详细步骤说明如下:首先步骤Tl，编程快闪存储器，存储快闪存储器中存储器区块的最后编程逻辑页数；在步骤T2，接收一读取指令，读取存储器区块存储的数据；接着在步骤T3，由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断存储器区块中存储器单元的编程次数；然后在步骤T4，依据判断的编程次数，选择预设的临界电压；最后在步骤T5，执行读取存储器单元的程序。
[0036]因此，本发明快闪存储器编程及读取的方法，就可通过在编程时存储存储器区块的最后编程逻辑页数，配合预设的逻辑页分配表，不需现有技术编程次数标志的功能，达到正确判断编程次数的功效。本发明进一步可利用判断编程次数，直接选择正确预设临界电压，快速读取存储器区块，达到提高读取效率的功效。再者，本发明不仅可删除现有技术编程次数标志的功能及单层单元的构成，且不需编程、读取及处理现有技术无用的数据，也可达到简化编程及读取程序的功效。此外，本发明仅存储每一存储器区块的最后编程逻辑页，存储的数据较少，而可选择存储至控制器或预定的存储器区块，达到增加设计弹性的功效。
[0037]以上所述者，仅为用以方便说明本发明的优选实施例，本发明的范围不限于该等优选实施例，凡依本发明所做的任何变更，在不脱离本发明的精神下，皆属本发明申请专利的范围。
【权利要求】
1.一种快闪存储器编程及读取的方法，其步骤包含: 编程快闪存储器，存储该快闪存储器中存储器区块的最后编程逻辑页数； 接收一读取指令，读取该存储器区块存储的数据； 由存储的最后编程逻辑页数，配合预设逻辑页分配表的逻辑页顺序及分配，判断该存储器区块中存储器单元的编程次数；以及 依据判断的编程次数，选择预设的临界电压，执行读取该存储器单元的程序。
2.如权利要求1所述的快闪存储器编程及读取的方法，其中该最后编程逻辑页数存储至该快闪存储器的控制器。
3.如权利要求1所述的快闪存储器编程及读取的方法，其中该最后编程逻辑页数存储至该快闪存储器的特定存储器区块。
4.如权利要求1所述的快闪存储器编程及读取的方法，其中该编程快闪存储器时，首先接收一编程指令在该存储器区块存储数据，再依据预设逻辑页分配表的逻辑页顺序及分配，进行编程该存储器区块的存储器单元。
5.如权利要求2所述的快闪存储器编程及读取的方法，其中该编程快闪存储器时，无编程次数标志的单层单元的编程程序。
6.如权利要求1所述的快闪存储器编程及读取的方法，其中该逻辑页分配表具有特定逻辑页的顺序及分配。
【文档编号】G11C16/06GK103700401SQ201210367723
【公开日】2014年4月2日 申请日期:2012年9月28日 优先权日:2012年9月28日
【发明者】游英凯, 謝景星, 萧亦隆 申请人:广明光电股份有限公司