一种stt-mram存储单元的制作方法
【专利摘要】本发明公开了一种STT-MRAM存储单元，将STT-MRAM存储单元的晶体管设计为具有独立双栅的FinFET形式，Fin两侧的二个栅极分别与Fin的源、漏区构成一个MOS器件，二个MOS器件共享源、漏区，二个栅极互为背栅，可分别控制Fin开启或关闭导电沟道，本发明利用具有独立双栅的FinFET器件的栅控特性，在一个FinFET器件里面构成两个MOS结构，实现STT-MRAM存储单元所需要的较小读电流和较大的写电流，可有效提高STT-MRAM的读写稳定性，并使器件的尺寸在相同的驱动电流条件下得到了进一步缩小。
【专利说明】—种STT-MRAM存储单元
【技术领域】
[0001]本发明涉及一种STT-MRAM(Spin Transfer Torque-Magnetic Random AccessMemory,自旋转移扭矩磁存储器)的存储单元，更具体地，涉及一种STT-MRAM存储单元的晶体管。
【背景技术】
[0002]二代磁存储器(Magnetic Random Access Memory, MRAM)也就是自旋转移扭矩磁存储器(Spin Transfer Torque-Magnetic Random Access Memory, STT-MRAM)是最有可能替代 DRAM (Dynamic Random Access Memory,动态随机存取存储器)和 SRAM (Static RandomAccess Memory，静态随机存取存储器)的先进存储技术。STT-MRAM的读稳定性与写稳定性是决定STT-MRAM能否量产的关键性能指标。
[0003]STT-MRAM的读写功能由STT-MRAM的存储单元来控制。目前，典型的STT-MRAM的存储单元是由存储信息的磁隧道结(Magnetic Tunnel Junct1n, MTJ)与一个选择晶体管耦合所构成。
[0004]通常情况下，STT-MRAM的写入电流要大于读出电流，但是，工艺波动造成的性能波动，可能会造成器件读写的失败。例如，读出失败的一种典型情况是=STT-MRAM存储单元的性能波动太大，可能会出现读电流太大、甚至超过某一 STT-MRAM单元的阈值写入电流(最小写入电流)，从而引起该存储单元的存储状态翻转；又例如，写入失败的典型情况是:STT-MRAM存储单元的性能波动太大，造成写入电流太小，甚至小于该存储单元的阈值写入电流，从而导致该存储单元的存储状态无法翻转。
[0005]根据上述失效情况可以看出，要提高STT-MRAM的读写稳定性，需要减小读出电流，使其始终小于各存储单兀的阈值与入电流，同时提闻与入电流，使其始终大于各存储单元的阈值写入电流。
[0006]为了提高STT-MRAM的读稳定性，可以减小晶体管的尺寸以减小读出电流，从而提高读稳定性，但也会因此减小写入电流，从而降低写稳定性；相反，如果增加晶体管的尺寸，可以增加写入电流，提高写稳定性，但这样也会增加读出电流，从而降低读稳定性。可以看出，在只有一个晶体管的情况下，无法以改变晶体管尺寸来同时提高读写稳定性。
[0007]为此，人们提出采用两个晶体管结构的STT-MRAM，即2T-1R STT-MRAM。图1是传统的只有一个晶体管的STT-MRAM与具有二个晶体管的STT-MRAM的电路结构原理对比图。图1 引自文献“J.Li et al., “Design paradigm for robust spin-torquetransfer magnetic RAM (STT-MRAM) from circuit/architecture perspective,，，in Proc.TVLSI, 2008，pp.1710 - 1723.”(李建平等人，“从电路/架构的角度考虑的强大的自旋力矩转移磁性存储器(STT-MRAM)设计范式，”美国电气和电子工程师协会超大规模集成电路系统汇刊，2008，1710至1723页)。该文献公开了一种采用两个晶体管结构的STT-MRAM，即2T-1R STT-MRAM。其中，图1(a)为只有一个晶体管时的STT_MRAM(即图中所指的1T-1R STTMRAM)的存储单元的电路结构原理图，图1(b)为有二个晶体管时的STT-MRAM(即图中所指的2T-1RSTT MRAM)的存储单元的电路结构原理图。如图1(b)所示，读出时，与STT-MRAM单元的读字线WL_r连接的一个NMOS管Read-NMOS打开，与STT-MRAM单元的写字线WL_W连接的另一个NMOS管Write-NMOS关闭，读出电流只流经Read-NMOS，它的尺寸比较小，因而读出电流较小，从而提高了读稳定性；而写入时，Read-NMOS和Write-NMOS都打开，写入电流流经两个NMOS管，而且，Write-NMOS尺寸较大，可以增强写入电流、提高写稳定性。
[0008]上述文献公开的STT MRAM的2T-1R的方式，提高了读写稳定性，但在STT MRAM中需要两个MOS管，比较浪费面积。因此，在相同的驱动电流条件下，如何在保证读写稳定性的同时，进一步缩小器件的尺寸，是业界的一个永恒的课题。
【发明内容】
[0009]本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的STT-MRAM存储单元，通过将所述STT-MRAM存储单元的晶体管设计为具有独立双栅的鳍式场效晶体管(Fin Field-Effect Transistor, FinFET)形式,使鳍式场效晶体管的二个栅极分别与鳍(Fin)的源、漏区构成一个MOS器件，二个MOS器件共享源、漏区，二个所述MOS器件的所述栅极互为背栅，二个所述栅极可分别控制所述鳍开启或关闭导电沟道，利用具有独立双栅的FinFET器件的栅控特性，在一个FinFET器件里面构成两个MOS结构，实现STT-MRAM存储单元所需要的较小读电流和较大的写电流，可在有效提高STT-MRAM读写稳定性的同时，与现有技术的STT MRAM中需要两个单独的MOS管相比，在相同的驱动电流条件下，还可缩小器件的尺寸。此外，还可根据MTJ的驱动需要，配置多Fin串联的结构。
[0010]为实现上述目的，本发明的技术方案如下:
[0011]一种STT-MRAM存储单元，包括磁隧道结和选择晶体管，其特征在于，所述晶体管为鳍式场效晶体管，所述鳍式场效晶体管包括I个形成于衬底上的硅体鳍结构和相互独立的二个栅极，所述鳍的两端具有源、漏区，二个所述栅极分别位于所述源、漏区之间的所述鳍的两侧，二个所述栅极分别与所述鳍的所述源、漏区构成一个MOS器件，其中一个所述MOS器件的所述栅极连接所述STT-MRAM存储单元的读字线端，另一个所述MOS器件的所述栅极连接所述STT-MRAM存储单元的写字线端，所述鳍的漏区端连接所述磁隧道结的一端，所述鳍的源区端连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线；其中，二个所述MOS器件的所述栅极互为背栅，二个所述栅极可分别控制所述鳍开启或关闭导电沟道。
[0012]STT-MRAM采用本发明的上述结构，在读出时，读字线处于高电位，连接读字线端的一个MOS器件(读字线端MOS器件)导通，而写字线处于低电位，连接写字线端的另一个MOS器件(写字线端MOS器件)关闭，此写字线端MOS器件的栅极作为背栅处于低电位，将抑制流经读字线端MOS器件的电流，此时读出电流只流经读字线端MOS器件，是比较小的，读出电流小提高了读稳定性；在写入时，读字线和写字线都处于高电位，相当于读字线端MOS器件和写字线端MOS器件都打开，此时写入电流比较大，有利于增强写入电流，提高写稳定性。
[0013]采用独立双栅结构实现的两个MOS器件，既节省了面积，又实现了同样的功能。具有二个栅极的FinFET由于使用同一个Fin结构，使两个MOS器件实际的性能波动方向比较一致(即性能将同时增大或减小，所以，相对波动就比较小)，这样，可进一步提高STT-MRAM器件对工艺波动的容忍能力，提升器件的稳定性和良率。
[0014]本发明将STT-MRAM存储单元的晶体管设计为具有独立双栅的FinFET形式，利用具有独立双栅的FinFET器件的栅控特性，在一个FinFET器件里面构成两个MOS结构，实现STT-MRAM存储单元所需要的较小读电流和较大的写电流，可有效提高STT-MRAM的读写稳定性。并且，与现有技术的STT MRAM中需要两个单独的MOS管相比，器件的尺寸在相同的驱动电流条件下得到了进一步缩小。
[0015]进一步地，二个所述栅极为以TiN或TiAl填充形成的金属栅。
[0016]进一步地，所述鳍的所述源、漏区之间的上表面具有绝缘层，位于所述鳍两侧的二个所述栅极之间通过所述绝缘层相隔离。
[0017]进一步地，所述绝缘层为氮化硅硬掩膜层。
[0018]进一步地，位于所述鳍两侧的二个所述栅极与所述鳍之间具有栅氧层。
[0019]进一步地，所述栅氧层为高介电常数栅介质层。
[0020]进一步地，所述栅氧层为以HfO2和S12堆叠形成的栅介质层。
[0021]进一步地，根据磁隧道结的驱动需要，所述鳍式场效晶体管可以包括复数个所述鳍，各所述鳍的所述源、漏区之间的两侧各具有一个所述栅极，二个所述栅极相互独立，各所述鳍之间相互隔离，并通过所述栅极串联连接，二个位于最外侧的所述栅极中的一个连接所述STT-MRAM存储单元的读字线端，另一个与位于内侧的各所述栅极并联连接所述STT-MRAM存储单元的写字线端，各所述鳍的漏区端并联连接所述磁隧道结的一端，各所述鳍的源区端并联连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线。
[0022]进一步地，所述鳍式场效晶体管包括复数个所述鳍，各所述鳍的所述源、漏区之间的两侧各具有一个所述栅极，二个所述栅极相互独立，各所述鳍之间相互隔离，并通过所述栅极串联连接，位于内侧的各所述栅极并联连接所述STT-MRAM存储单元的读字线端，二个位于最外侧的所述栅极并联连接所述STT-MRAM存储单元的写字线端，各所述鳍的漏区端并联连接所述磁隧道结的一端，各所述鳍的源区端并联连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线。按此配置方式，可以进一步加快STT-MRAM存储单元的读出速度。
[0023]从上述技术方案可以看出，本发明通过将STT-MRAM存储单元的晶体管设计为具有独立双栅的FinFET形式，使Fin两侧的二个栅极分别与Fin的源、漏区构成一个MOS器件，二个MOS器件共享源、漏区，二个MOS器件的栅极互为背栅，二个栅极可分别控制Fin开启或关闭导电沟道，利用具有独立双栅的FinFET器件的栅控特性，在一个FinFET器件里面构成两个MOS结构，实现STT-MRAM存储单元所需要的较小读电流和较大的写电流，可有效提高STT-MRAM的读写稳定性。并且，与现有技术的STT MRAM中需要两个单独的MOS管相t匕，器件的尺寸在相同的驱动电流条件下得到了进一步缩小。此外，还可根据MTJ的驱动需要，配置多Fin串联的结构，使本发明具有较大的适用性。
【专利附图】
【附图说明】
[0024]图1是传统的只有一个晶体管的STT-MRAM与具有二个晶体管的STT-MRAM的电路结构原理对比图；引自文献“J.Li et al., “Design paradigm for robust spin-torquetransfer magnetic RAM (STT-MRAM)from circuit/architecture perspective,，，inProc.TVLSI, 2008, pp.1710 - 1723.”(李建平等人，“从电路/架构的角度考虑的强大的自旋力矩转移磁性存储器(STT-MRAM)设计范式，”美国电气和电子工程师协会超大规模集成电路系统汇刊，2008，1710 至 1723 页)中的 “Fig.12.Convent1nal 1T-1R andvariat1n-tolerant 2T-1R STT MRAM schematic comparison.，，(图 12 传统的 1T-1R 与变化的2T-1R自旋转移扭矩磁存储器的对照示意图)；
[0025]图2是本发明一种STT-MRAM存储单元的FinFET器件的一种结构示意图；
[0026]图3是本发明一种STT-MRAM存储单元的电路结构原理图；
[0027]图4是本发明一种STT-MRAM存储单元的FinFET器件的另一种结构示意图。
【具体实施方式】
[0028]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0029]需要说明的是，在下述的实施例中，在详述本发明的实施方式时，为了清楚地表示器件结构以便于说明，特对图2、图4中的器件结构不依照一般比例绘图，并进行了局部放大及变形处理，因此，应避免以此作为对本发明的限定来加以理解。
[0030]实施例一
[0031]在本实施例中，请参阅图2，图1是本发明一种STT-MRAM存储单元的FinFET器件的一种结构示意图。本发明的STT-MRAM存储单元包括磁隧道结和选择晶体管，所述晶体管为鳍式场效晶体管(FinFET)。如图所示，图中是I个FinFET器件的结构示意图。图中的FinFET包括I个形成于衬底上的硅体鳍(Fin) I结构和相互独立的二个栅极2和8。Finl的两端具有源区3和漏区6，二个栅极2和8位于Finl的两侧，具体位于Finl的源区3和漏区6之间的沟道区部分的两侧。其中，栅极2与Finl的源区3和漏区6构成一个MOS器件；栅极8与Finl的源区3和漏区6构成另一个MOS器件。二个MOS器件共享Finl的源区3和漏区6。Finl的源区3和漏区6之间的沟道区部分的上表面具有氮化硅硬掩膜层5，氮化硅硬掩膜层5将二个栅极2和8在Finl的上表面相隔离。栅极2和8可以是以TiN或TiAl填充形成的金属栅。位于Finl两侧的二个栅极2和8与Finl之间具有栅氧层4和7。栅氧层4和7为以高介电常数介质Hf 02和S12堆叠形成的介质层。二个MOS器件的栅极2和8互为背栅，二个栅极2和8可分别控制Finl开启或关闭导电沟道。
[0032]请参阅图3，图3是本发明一种STT-MRAM存储单元的电路结构原理图。如图所示，STT-MRAM存储单元包括磁隧道结(MTJ) 11和FinFETlO。FinFETlO中的二个栅极分别与Fin的源、漏区构成一个MOS器件，其中一个栅极与Fin的源、漏区构成读字线端MOS器件9，另一个栅极与Fin的源、漏区构成写字线端MOS器件16。读字线端MOS器件9的栅极连接STT-MRAM存储单元的读字线(WL_Read) 12端，写字线端MOS器件16的栅极连接STT-MRAM存储单元的写字线(WL_Write) 13端。Fin的漏区端连接磁隧道结11的一端，Fin的源区端连接STT-MRAM存储单元的地线(SL) 15，磁隧道结11的另一端连接STT-MRAM存储单元的位线(BL) 14。
[0033]请继续参阅图3。采用本发明的上述结构，在读出时，读字线12处于高电位，连接读字线12端的MOS器件9导通，而写字线13处于低电位，连接写字线13端的MOS器件16关闭，写字线端MOS器件16的栅极作为背栅处于低电位，将抑制流经读字线端MOS器件9的电流，此时读出电流只流经读字线端MOS器件9，是比较小的，读出电流小提高了读稳定性；在写入时，读字线12和写字线13都处于高电位，相当于读字线端MOS器件9和写字线端MOS器件16都打开，此时写入电流比较大，有利于增强写入电流，提高写稳定性。
[0034]采用独立双栅结构实现的两个MOS器件，既节省了面积，又实现了同样的功能。具有二个栅极的FinFET由于使用同一个Fin结构，使两个MOS器件实际的性能波动方向比较一致(即性能将同时增大或减小，所以，相对波动就比较小)，这样，可进一步提高STT-MRAM器件对工艺波动的容忍能力，提升器件的稳定性和良率。
[0035]本发明将STT-MRAM存储单元的晶体管设计为具有独立双栅的FinFET形式，利用具有独立双栅的FinFET器件的栅控特性，在一个FinFET器件里面构成两个MOS结构，实现STT-MRAM存储单元所需要的较小读电流和较大的写电流，可有效提高STT-MRAM的读写稳定性。并且，与现有技术的STT MRAM中需要两个单独的MOS管相比，器件的尺寸在相同的驱动电流条件下得到了进一步缩小。
[0036]下面简单介绍一下本发明的STT-MRAM存储单元的制作方法。
[0037]以SOI工艺为例，但不限于SOI工艺。FinFET器件的工艺在SOI基础上进行，关键工艺步骤如下:
[0038]1、进行氮化硅硬掩膜淀积，厚度例如可为10?15纳米；
[0039]2、进行光刻，保留Fin上硬掩膜；
[0040]3、刻蚀形成带硬掩膜层的Fin结构，Fin高例如可为35nm, Fin宽例如可为15nm ；
[0041]4、实施High k、Metal Gate工艺，选择ALD生长的HfO2和S12两种材料的堆叠形成栅氧层，等效栅氧厚度例如约为0.9nm左右；选择淀积TiN，形成金属栅填充，栅长例如可为 30nm ；
[0042]5、CMP磨平金属栅，露出并保留硬掩膜，以确保Fin两侧的栅极不互连，形成独立双栅结构。
[0043]磁隧道结可采用常用的FeCoB/MgO/FeCoB三明治结构，关键工艺步骤包括:
[0044]1、实施MTJ器件淀积工艺(如通常的FeCoB/MgO/FeCoB三明治结构)；
[0045]2、光刻、刻蚀形成MTJ器件。
[0046]MTJ器件通过后道金属互连与双栅FinFET器件连接，形成本发明的STT-MRAM单
J Li ο
[0047]采用上述方法制作的本发明的STT-MRAM单元，NMOS的阈值电压大约在0.22V，工作电压0.8V。在上述器件尺寸和工艺条件下，FinFET的驱动能力为:单边Fin导通时，WL_Read为高电位，仅读字线端MOS器件导通，驱动电流约25 μ A ;双边Fin导通时，WL_Read和WL_Write都为高电位，读字线端MOS器件和写字线端MOS器件同时导通，驱动电流大约75 μ A。
[0048]实施例二
[0049]在本实施例中，请参阅图4，图4是本发明一种STT-MRAM存储单元的FinFET器件的另一种结构示意图。在实施例一中，FinFET器件采用的是以I个Fin作为STT-MRAM单元中驱动器件时的情形，本发明同时还可以覆盖多Fin时的情况，即可以根据MTJ的驱动需要，对FinFET器件配置多个Fin。例如，如果MTJ需要写入驱动大约在150 μ A左右时，则上述单Fin器件就不能适用，需要双Fin结构才能提供150 μ A的驱动电流。读电流则可以视需要进行调整，一般小的读电流会提高稳定性，但是太小也会影响读速度。本专利提供了更为灵活的选择，例如针对双Fin情形，如图4所示，FinFET器件具有双Finl-1和1_2结构，Finll-1的源、漏区之间的沟道两侧各具有一个栅极2-1和8-1，Finl-2的源、漏区之间的沟道两侧也各具有一个栅极2-2和8-2。在实际制作时，可以将二个栅极8-1和2-2直接形成为一体。各栅极与Fin之间是高k(介电常数)栅介质栅氧层4-1和7-1、4-2和7-2。Finl-1的二个栅极2-1和8_1相互独立，Finl-2的二个栅极2_2和8_2相互独立。Finl-1和Finl-2之间相互隔离，并通过栅极8_1和2_2串联连接(更多Fin时的情况以此类推)。器件的电路连接方式可采用如下的方式进行运用(电路结构原理图略):将栅极2-1与Finl-1的源、漏区构成的一个MOS器件单独做读出器件，栅极2_1连接STT-MRAM存储单元的读字线端，栅极2-1由读字线控制；将栅极8-1、2-2和栅极8-2通过金属互连在一起，并联连接STT-MRAM存储单元的写字线端，使这三个栅极8-1、2-2和8_2与对应Fin的源、漏区所构成的三个MOS器件用作写器件，这三个栅极由写字线控制。二个Finl-1和1-2的漏区端并联连接磁隧道结的一端，源区端并联连接STT-MRAM存储单元的地线；磁隧道结的另一端连接STT-MRAM存储单元的位线。此时的读出电流约为25 μ A。
[0050]实施例三
[0051]在本实施例中，图4中的FinFET器件还可以采用如下的电路连接方式进行运用(电路结构原理图略):将连在一起的栅极8-1和2-2连接STT-MRAM存储单元的读字线端；将栅极2-1和8-2通过金属互连在一起，连接STT-MRAM存储单元的写字线端。二个Finl-1和1-2的漏区端并联连接磁隧道结的一端，源区端并联连接STT-MRAM存储单元的地线；磁隧道结的另一端连接STT-MRAM存储单元的位线。此时单元的读出速度会更快。在实际设计时，可以根据应用需要，按实施例二或实施例三的方式进行配置。
[0052]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.一种STT-MRAM存储单元，包括磁隧道结和选择晶体管，其特征在于，所述晶体管为鳍式场效晶体管，所述鳍式场效晶体管包括I个形成于衬底上的硅体鳍结构和相互独立的二个栅极，所述鳍的两端具有源、漏区，二个所述栅极分别位于所述源、漏区之间的所述鳍的两侧，二个所述栅极分别与所述鳍的所述源、漏区构成一个MOS器件，其中一个所述MOS器件的所述栅极连接所述STT-MRAM存储单元的读字线端，另一个所述MOS器件的所述栅极连接所述STT-MRAM存储单元的写字线端，所述鳍的漏区端连接所述磁隧道结的一端，所述鳍的源区端连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线；其中，二个所述MOS器件的所述栅极互为背栅，二个所述栅极可分别控制所述鳍开启或关闭导电沟道。
2.如权利要求1所述的STT-MRAM存储单元，其特征在于，二个所述栅极为以TiN或TiAl填充形成的金属栅。
3.如权利要求1所述的STT-MRAM存储单元，其特征在于，所述鳍的所述源、漏区之间的上表面具有绝缘层，位于所述鳍两侧的二个所述栅极之间通过所述绝缘层相隔离。
4.如权利要求3所述的STT-MRAM存储单元，其特征在于，所述绝缘层为氮化硅硬掩膜层。
5.如权利要求1?3任意一项所述的STT-MRAM存储单元，其特征在于，位于所述鳍两侧的二个所述栅极与所述鳍之间具有栅氧层。
6.如权利要求5所述的STT-MRAM存储单元，其特征在于，所述栅氧层为高介电常数栅介质层。
7.如权利要求6所述的STT-MRAM存储单元，其特征在于，所述栅氧层为以HfO2和S12堆叠形成的栅介质层。
8.如权利要求1所述的STT-MRAM存储单元，其特征在于，所述鳍式场效晶体管包括复数个所述鳍，各所述鳍的所述源、漏区之间的两侧各具有一个所述栅极，二个所述栅极相互独立，各所述鳍之间相互隔离，并通过所述栅极串联连接，二个位于最外侧的所述栅极中的一个连接所述STT-MRAM存储单元的读字线端，另一个与位于内侧的各所述栅极并联连接所述STT-MRAM存储单元的写字线端，各所述鳍的漏区端并联连接所述磁隧道结的一端，各所述鳍的源区端并联连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线。
9.如权利要求1所述的STT-MRAM存储单元，其特征在于，所述鳍式场效晶体管包括复数个所述鳍，各所述鳍的所述源、漏区之间的两侧各具有一个所述栅极，二个所述栅极相互独立，各所述鳍之间相互隔离，并通过所述栅极串联连接，位于内侧的各所述栅极并联连接所述STT-MRAM存储单元的读字线端，二个位于最外侧的所述栅极并联连接所述STT-MRAM存储单元的写字线端，各所述鳍的漏区端并联连接所述磁隧道结的一端，各所述鳍的源区端并联连接所述STT-MRAM存储单元的地线，所述磁隧道结的另一端连接所述STT-MRAM存储单元的位线。
【文档编号】G11C11/16GK104134456SQ201410306563
【公开日】2014年11月5日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】胡少坚, 王全, 陈寿面, 任铮, 郭奥 申请人:上海集成电路研发中心有限公司, 成都微光集电科技有限公司