存储器管理方法、存储器储存装置及存储器控制电路单元与流程

本发明是有关于一种存储器管理技术，且特别是有关于一种存储器管理方法、存储器储存装置及存储器控制电路单元。

背景技术：

数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于快闪存储器(例如，快闪存储器)具有数据非易失性、省电、体积小等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，在混合模式(hybrid mode)的快闪存储器中，某些存储单元被定义为以一个存储单元为单位来储存两或三个比特(也可称为位(digit))，并且其中的某些存储单元则被定义为以一个存储单元为单位来储存一个比特。例如，某些实体区块会被设计成用于在其中的每一个存储单元储存两或三个比特，以及另一些实体区块则被设计成用于在其中的每一个存储单元储存单一比特。在一般情况下，若某一个实体区块内的某些存储单元具有较差的可靠度而在同一实体区块内的另一些存储单元仍具有很好的可靠度，则此实体区块内的所有的存储单元往往会被统一配置为仅在每一个存储单元中储存单一个比特，从而增强此实体区块的可靠度。但是，这样的做法可能会造成数据容量的浪费，因为某些具有还不错的可靠度的存储单元仍然可以分别用来储存多个比特。因此，如何设计一个方式来克服上述物理限制并可同时改善存储单元的可靠度是在相关技术领域中的一个重要课题。

技术实现要素：

本发明提供一种存储器管理方法、存储器储存装置及存储器控制电路单元，可在不大幅牺牲可复写式非易失性存储器模块的容量下改善存储单元的可靠度。

本发明的一范例实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个存储单元，所述存储器管理方法包括：获得所述存储单元的第一临界电压分布；将所述存储单元的所述第一临界电压分布分组成多个第一临界电压群组；获得所述存储单元的第二临界电压分布；将所述存储单元的所述第二临界电压分布分组成多个第二临界电压群组，其中所述第一临界电压群组的端点临界电压低于所述第二临界电压群组的端点临界电压；若所述存储单元中的第一存储单元的第一临界电压对(pair)属于所述第一临界电压群组中的第一群组和所述第二临界电压群组中的第一群组，将所述第一存储单元分配到第一虚拟区块，使得所述第一存储单元操作在M阶存储单元模式；以及若所述存储单元中的第二存储单元的第二临界电压对属于所述第一临界电压群组中的第二群组和所述第二临界电压群组中的第二群组，将所述第二存储单元分配到第二虚拟区块，使得所述第二存储单元操作在N阶存储单元模式；其中所述第一临界电压群组中的所述第二群组的端点临界电压低于所述第一临界电压群组的所述第一群组的端点临界电压，其中所述第二临界电压群组中的所述第二群组的端点临界电压高于所述第二临界电压群组中的所述第一群组的端点临界电压，其中M和N皆为大于1的正整数，并且N大于M。

在本发明的一范例实施例中，获得所述存储单元的所述第一临界电压分布的步骤包括：抹除所述存储单元并且记录每一个被抹除的存储单元的最抹除临界电压，其中获得所述存储单元的所述第二临界电压分布的步骤包括：程序化所述存储单元并且记录每一个被程序化的存储单元的最程序化临界电压。

在本发明的一范例实施例中，所述存储单元是位于所述可复写式非易失性存储器模块中的至少一第一实体单元，其中所述存储器管理方法还包括：将对应于所述存储单元的至少一地址的分组信息储存在所述可复写式非易失性存储器模块中的至少一第二实体单元，其中所述第二实体单元的可靠度高于所述第一实体单元的可靠度。

在本发明的一范例实施例中，所述存储器管理方法还包括：若所述存储单元中的第三存储单元的第三临界电压对属于所述第一临界电压群组中的第三群组和所述第二临界电压群组中的第三群组，则将所述第三存储单元分配 到第三虚拟区块，使得所述第三存储单元操作在Q阶存储单元模式，其中所述第一临界电压群组中的所述第三群组的端点临界电压低于所述第一临界电压群组中的所述第一群组的端点临界电压，其中所述第二临界电压群组中的所述第三群组的端点临界电压高于或等于所述第二临界电压群组中的所述第一群组的所述端点临界电压，其中Q是小于N并且大于M的正整数。

在本发明的一范例实施例中，所述存储器管理方法还包括：若所述存储单元中的第四存储单元的第四临界电压对属于所述第一临界电压群组中的第四群组和所述第二临界电压群组中的第四群组，则将所述第四存储单元分配到所述第三虚拟区块，使得所述第四存储单元操作在所述Q阶存储单元模式，其中所述第一临界电压群组中的所述第四群组的端点临界电压低于或等于所述第一临界电压群组中的所述第一群组的所述端点临界电压，其中所述第二临界电压群组中的所述第四群组的端点临界电压高于所述第二临界电压群组中的所述第一群组的所述端点临界电压。

在本发明的一范例实施例中，所述存储器管理方法还包括：分析所述存储单元的所述第一临界电压分布以及所述存储单元的所述第二临界电压分布；以及根据分析结果来决定所述第一临界电压群组的第一数量以及所述第二临界电压群组的第二数量。

本发明的另一范例实施例提供一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述可复写式非易失性存储器模块包括多个存储单元。所述存储器控制电路单元电性连接至所述连接接口单元以及所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以获得所述存储单元的第一临界电压分布，其中所述存储器控制电路单元还用以将所述存储单元的第一临界电压分布分组成多个第一临界电压群组，其中所述存储器控制电路单元还用以获得所述存储单元的第二临界电压分布，其中所述存储器控制电路单元还用以将所述存储单元的第二临界电压分布分组成多个第二临界电压群组，其中所述第一临界电压群组的端点临界电压低于所述第二临界电压群组的端点临界电压，其中若所述存储单元中的第一存储单元的第一临界电压对属于所述第一临界电压群组中的第一群组以及所述第二临界电压群组中的第一群组，所述存储器控制电路单元还用以将所述第一存储单元分 配到第一虚拟区块，使得所述第一存储单元操作在M阶存储单元模式，其中若所述存储单元中的第二存储单元的第二临界电压对属于所述第一临界电压群组中的第二群组以及所述第二临界电压群组中的第二群组，所述存储器控制电路单元还用以将所述第二存储单元分配到第二虚拟区块，使得所述第二存储单元操作在N阶存储单元模式，其中所述第一临界电压群组中的所述第二群组的端点临界电压低于所述第一临界电压群组中的所述第一群组的端点临界电压，其中所述第二临界电压群组中的所述第二群组的端点临界电压高于所述第二临界电压群组中的所述第一群组的端点临界电压，其中M和N皆为大于1的正整数，并且N大于M。

在本发明的一范例实施例中，所述存储器控制电路单元获得所述存储单元的所述第一临界电压分布的操作包括：抹除所述存储单元并且记录每一个被抹除的存储单元的最抹除临界电压，其中所述存储器控制电路单元获得所述存储单元的所述第二临界电压分布的操作包括：程序化所述存储单元并且记录每一个被程序化的存储单元的最程序化临界电压。

在本发明的一范例实施例中，所述存储单元是位于所述可复写式非易失性存储器模块中的至少一第一实体单元，其中所述存储器控制电路单元还用以将对应于所述存储单元的至少一地址的分组信息储存在所述可复写式非易失性存储器模块中的至少一第二实体单元，其中所述第二实体单元的可靠度高于所述第一实体单元的可靠度。

在本发明的一范例实施例中，若所述存储单元中的第三存储单元的第三临界电压对属于所述第一临界电压群组中的第三群组和所述第二临界电压群组中的第三群组，所述存储器控制电路单元还用以将所述第三存储单元分配到第三虚拟区块，使得所述第三存储单元操作在Q阶存储单元模式，其中所述第一临界电压群组中的所述第三群组的端点临界电压低于所述第一临界电压群组中的所述第一群组的所述端点临界电压，其中所述第二临界电压群组中的所述第三群组的端点临界电压高于或等于所述第二临界电压群组中的所述第一群组的所述端点临界电压，其中Q是小于N并且大于M的正整数。

在本发明的一范例实施例中，若所述存储单元中的第四存储单元的第四临界电压对属于所述第一临界电压群组中的第四群组和所述第二临界电压群组中的第四群组，所述存储器控制电路单元还用以将所述第四存储单元分配 到所述第三虚拟区块，使得所述第四存储单元操作在所述Q阶存储单元模式，其中所述第一临界电压群组中的所述第四群组的端点临界电压低于或等于所述第一临界电压群组中的所述第一群组的所述端点临界电压，其中该些第二临界电压群组中的所述第四群组的端点临界电压高于所述第二临界电压群组中的所述第一群组的所述端点临界电压。

在本发明的一范例实施例中，所述存储器控制电路单元还用以分析所述存储单元的所述第一临界电压分布以及所述存储单元的所述第二临界电压分布，其中所述存储器控制电路单元还用以根据分析结果来决定所述第一临界电压群组的第一数量以及所述第二临界电压群组的第二数量。

本发明的另一范例实施例提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元。所述存储器管理电路电性连接至所述主机接口以及所述存储器接口，其中所述存储器管理电路用以获得所述存储单元的第一临界电压分布，其中所述存储器管理电路还用以将所述存储单元的所述第一临界电压分布分组成多个第一临界电压群组，其中所述存储器管理电路还用以获得所述存储单元的第二临界电压分布，其中所述存储器管理电路还用以将所述存储单元的所述第二临界电压分布分组成多个第二临界电压群组，其中所述第一临界电压群组的端点临界电压低于所述第二临界电压群组的端点临界电压，其中若所述存储单元中的第一存储单元的第一临界电压对属于所述第一临界电压群组中的第一群组以及所述第二临界电压群组中的第一群组，所述存储器管理电路还用以将所述第一存储单元分配到第一虚拟区块，使得所述第一存储单元操作在M阶存储单元模式，其中若所述存储单元中的第二存储单元的第二临界电压对属于所述第一临界电压群组中的第二群组以及所述第二临界电压群组中的第二群组，所述存储器管理电路还用以将所述第二存储单元分配到第二虚拟区块，使得所述第二存储单元操作在N阶存储单元模式，其中所述第一临界电压群组中的所述第二群组的端点临界电压低于所述第一临界电压群组中的所述第一群组的端点临界电压，其中所述第二临界电压群组中的所述第二群组的端点临界电压高于所述 第二临界电压群组中的所述第一群组的端点临界电压，其中M和N皆为大于1的正整数，并且N大于M。

在本发明的一范例实施例中，所述存储单元的所述第一临界电压分布是所述存储单元的最抹除(most-erased)临界电压分布，所述存储单元的所述第二临界电压分布是所述存储单元的最程序化(most-programmed)临界电压分布。

在本发明的一范例实施例中，所述存储器管理电路获得所述存储单元的所述第一临界电压分布的操作包括：抹除所述存储单元并且记录每一个被抹除的存储单元的最抹除临界电压，所述存储器控制电路单元获得所述存储单元的所述第二临界电压分布的操作包括：程序化所述存储单元并且记录每一个被程序化的存储单元的最程序化临界电压。

在本发明的一范例实施例中，所述存储单元位于所述可复写式非易失性存储器模块中的至少一第一实体单元，其中所述存储器管理电路还用以将对应于所述存储单元的至少一地址的分组信息储存在所述可复写式非易失性存储器模块中的至少一第二实体单元，其中所述第二实体单元的可靠度高于所述第一实体单元的可靠度。

在本发明的一范例实施例中，若所述存储单元中的第三存储单元的第三临界电压对属于所述第一临界电压群组中的第三群组和所述第二临界电压群组中的第三群组，所述存储器管理电路还用以将所述第三存储单元分配到第三虚拟区块，使得所述第三存储单元操作在Q阶存储单元模式，其中所述第一临界电压群组中的所述第三群组的端点临界电压低于所述第一临界电压群组中的所述第一群组的所述端点临界电压，其中所述第二临界电压群组中的所述第三群组的端点临界电压高于或等于所述第二临界电压群组中的所述第一群组的所述端点临界电压，其中Q是小于N并且大于M的正整数。

在本发明的一范例实施例中，若所述存储单元中的第四存储单元的第四临界电压对属于所述第一临界电压群组中的第四群组和所述第二临界电压群组中的第四群组，所述存储器管理电路还用以将所述第四存储单元分配到所述第三虚拟区块，使得所述第四存储单元操作在所述Q阶存储单元模式，其中所述第一临界电压群组中的所述第四群组的端点临界电压低于或等于所述第一临界电压群组中的所述第一群组的所述端点临界电压，其中所述第二临界电压群组中的所述第四群组的端点临界电压高于所述第二临界电压群组中 的所述第一群组的所述端点临界电压。

在本发明的一范例实施例中，所述存储器管理电路还用以分析所述存储单元的所述第一临界电压分布以及所述存储单元的所述第二临界电压分布，其中所述存储器管理电路还用以根据分析结果来决定所述第一临界电压群组的第一数量以及所述第二临界电压群组的第二数量。

在本发明的一范例实施例中，所述第一数量为J，所述第二数量为K，J和K皆为大于1的整数，N等于M+J+K-2。

基于上述，多个存储单元的临界电压分布会被分组成多个第一临界电压群组以及多个第二临界电压群组。藉此，此些存储单元会被划分至不同的虚拟区块而被操作在适当的程序化模式。因此，可在不大幅牺牲可复写式非易失性存储器模块的容量下改善存储单元的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的主机系统与存储器储存装置的示意图；

图2是根据本发明的一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图；

图3是根据本发明的一范例实施例所示出的主机系统与存储器储存装置的示意图；

图4是示出图1的存储器储存装置的概要方块图；

图5是根据本发明的一范例实施例所示出的存储器控制电路单元的方块图；

图6是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图；

图7是根据本发明的另一范例实施例所示出的存储单元的临界电压分布的示意图；

图8是根据本发明的又一范例实施例所示出的存储单元的临界电压分布的示意图；

图9A与9B是分别根据本发明的一范例实施例所示出的正常的临界电压分布以及退化的临界电压分布的示意图；

图10A与10B是分别根据本发明的一范例实施例所示出的最抹除临界电压分布以及最程序化临界电压分布的示意图；

图11A至11E是根据本发明的一范例实施例所示出的分组程序的示意图；

图12是根据本发明的另一范例实施例所示出的分组程序的示意图；

图13是根据本发明的又一范例实施例所示出的分组程序的示意图；

图14是根据本发明的一范例实施例所示出的存储器管理方法的流程图。

附图标记说明：

10：存储器储存装置；

11：主机系统；

12：电脑；

13：输入/输出装置；

122：微处理器；

124：随机存取存储器(RAM)；

126：系统总线；

128：数据传输接口

21：鼠标；

22：键盘；

23：显示器；

24：打印机；

25：快闪存储器；

26：存储卡；

27：固态硬盘；

31：数字相机(摄影机)；

32：安全数字卡；

33：多媒体存储卡；

34：记忆棒；

35：小型快闪存储器；

36：嵌入式储存装置；

402：连接接口单元；

404：存储器控制电路单元；

406：可复写式非易失性存储器模块；

502：存储器管理电路；

504：主机接口；

506：存储器接口；

508：错误检查与校正电路；

510：缓冲存储器；

512：电源管理电路；

610、620、710、720、730、740、810、820、830、840、850、860、870、880、910、920、912、922、1121～1122、1131～1136、1141～1145、1151～1155：状态；

1010、1020、1011、1012、1021、1022、1210、1220、1211～1214、1221～1223、1310、1320：临界电压分布；

1110_1、1110_2、1120_1、1120_2、1210_1～1210_4、1220_1～1220_3、1310_1～1310_J、1320_1～1320_K：群组；

S1401：步骤(获得可复写非易失性存储器模块中的存储单元的第一临界电压分布)；

S1402：步骤(将第一临界电压分布分组成多个第一临界电压群组)；

S1403：步骤(获得所述存储单元的第二临界电压分布)；

S1404：步骤(将第二临界电压分布分组成多个第二临界电压群组)；

S1405：步骤(从所述存储单元中选择一个存储单元)；

S1406：步骤(若所选择的存储单元的一临界电压对属于第一临界电压群组中的一特定群组以及第二临界电压群组中的一特定群组，将此存储单元分配至一虚拟区块，使得此存储单元操作在一个特定阶存储单元模式)；

S1407：步骤(确认是否有任何存储单元还未被分组)。

具体实施方式

一般来说，存储器储存装置(也称存储器储存系统)包括可复写式非易 失性存储器模块和控制器(也称控制电路)。存储器储存装置通常与主机系统一起使用，使得主机系统可以从存储器储存装置中读写数据。

图1是根据本发明的一范例实施例所示出的主机系统与存储器储存装置的示意图。图2是根据本发明的一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图。

请参照图1，主机系统11包括电脑12和输入/输出装置13。电脑12包括微处理器122、随机存取存储器(random access memory，简称为：RAM)124、系统总线126以及数据传输接口128。举例来说，输入/输出装置13包括鼠标21、键盘22、显示器23与打印机24，如图2所示。必须了解的是，在图2中所示出的装置并非用以限定输入/输出装置13，输入/输出装置13可还包括其他装置。

在一范例实施例中，存储器储存装置10是通过数据传输接口128电性连接至主机系统11的其他装置。通过使用微处理器122、随机存取存储器124与输入/输出装置13，可将数据写入至存储器储存装置10中，或从存储器储存装置10中读取数据。举例来说，存储器储存装置10可以是诸如快闪存储器25、存储卡26或固态硬盘27等的可复写非易失性存储器储存装置，如图2所示。

图3是根据本发明的一范例实施例所示出的主机系统与存储器储存装置的示意图。

一般来说，主机系统11为可实质地与存储器储存装置10配合以储存数据的任意系统。在本范例实施例中，主机系统11是以电脑系统为例。然而，在另一范例实施例中，主机系统11可以是数字相机、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如，当主机系统为数字相机(摄影机)31时，可复写式非易失性存储器储存装置则为安全数字(Secure Digital，简称为：SD)卡32、多媒体存储卡(Multi Media Card，简称为：MMC)33、记忆棒(Memory Stick)34、小型快闪存储器(Compact Flash，简称为：CF)35或嵌入式储存装置36(如图3所示)。嵌入式储存装置36包括嵌入式多媒体卡(Embedded MMC，简称为：eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接在主机系统的基板上。

图4是示出图1的存储器储存装置的概要方块图。

请参照图4，存储器储存装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。

在本范例实施例中，连接接口单元402是兼容于串行高级技术附件(Serial Advanced Technology Attachment，简称为：SATA)标准。然而，本发明不限于此，连接接口单元402也可以是兼容于并行高级技术附件(Parallel Advanced Technology Attachment，简称为：PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers，简称为：IEEE)1394标准、外部设备互连(Peripheral Component Interconnect Express，简称为：PCI Express)标准、通用串行总线(Universal Serial Bus，简称为：USB)、安全数字接口标准、超高速一代(Ultra High Speed-I，简称为：UHS-I)接口标准、超高速二代(Ultra High Speed-II，简称为：UHS-II)接口标准、记忆棒接口标准、多媒体储存卡接口标准、嵌入式多媒体卡接口标准、通用快闪存储器(Universal Flash Storage，简称为：UFS)接口标准、小型快闪接口标准、集成设备电路(Integrated Device Electronics，简称为：IDE)标准或其他适合的标准。连接接口单元402与存储器控制电路单元404是被封装至一个芯片当中，或者连接接口单元402也可以是布设在包含有存储器控制电路单元404的芯片之外。

存储器控制电路单元404用以执行多个逻辑门或多个以硬件形式或固件形式实现的控制指令，以根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等操作。

可复写式非易失性存储器模块406被电性连接至存储器控制电路单元404并且用以储存从主机系统11写入的数据。可复写式非易失性存储器模块406可以是与非门(NAND)快闪存储器模块、或非门(NOR)快闪存储器模块或是其他形式的快闪存储器模块。

在可复写式非易失性存储器模块406中的每一个存储单元可通过改变存储单元的临界电压来储存一个或更多的比特(或，位(digit))。特别是，在每一个存储单元中，控制闸与通道之间提供了一个电荷储存层。通过施加一个写入电压到控制闸来改变电荷存储层中的电子数量，可进一步改变存储单元的电压。这个改变电压的过程也被称为“将数据写入存储单元”或是“程序化存储单元”。根据临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元可具有多种储存样态(以下也称为状态)。此外，通过施加读取电压可 读取出存储单元所属的储存状态，进而获得储存在此存储单元中的数据。在本范例实施例中，存储单元的电荷储存层也可以是指浮动栅(floating gate)或电荷捕获层(charge trapping layer)。

图5是根据本发明的一范例实施例所示出的存储器控制电路单元的方块图。

请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504以及存储器接口506。

该存储器管理电路502用来控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502有多个控制指令。在存储器储存装置10的操作过程中，此些控制指令会被执行以进行数据的写入、读取与抹除等操作。存储器管理电路502的操作是类似于存储器控制电路单元404的操作，故以下省略相关的描述。

在本范例实施例中，存储器管理电路502的控制指令是以固件形式来实现。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置10运作时，此些控制指令会被微处理器单元运行以执行数据的写入、读取与抹除等运作。

在另一范例实施例中，存储器管理电路502的控制指令也可以是以程式码的形式储存在可复写非易失性存储器的一特定区域(例如，存储器中专门用来储存系统数据的系统区)。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)以及随机存取存储器(未示出)。更具体来说，此只读存储器具有开机码，并且当存储器控制电路单元404被操作时，微处理器单元会先执行此开机码来将储存于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

此外，在另一范例实施例中，存储器管理电路502的控制指令也可以一硬件形式来实现。例如，存储器管理电路502包括微控制器、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储器写入电路用以对可复写式非易失性存储器模块406下达写入指 令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。

主机接口504是电性连接至存储器管理电路502并且用以接收与识别主机系统11所传送的指令与数据。换言之，主机系统11所传送的指令与数据会通过主机接口504传送至存储器管理电路502。在本范例实施例中，主机接口504是兼容于SATA标准。然而，必须了解的是，本发明不限于此。主机接口504也可以是兼容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。特别是，若存储器管理电路502欲存取可复写式非易失性存储器模块406，存储器接口506会发送相对应的指令序列。此指令序列可以包含一个或多个信号、或来自总线的数据。举例来说，识别码和存储器地址等信息可能会包含在一个读取指令序列中。

在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508，缓冲存储器510以及电源管理电路512。

错误检查与校正电路508电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code，简称为：ECC Code)和/或错误检测码(Error detecting code，简称为：EDC)，并且存储器管理电路502会将此数据与对应的错误检查与校正码和/或错误检测码写入至可复写式非易失性存储器模块406中。之后，当从可复写式非易失性存储器模块406中读取数据时，存储器管理电路502会一并读 取此数据对应的错误检查与校正码和/或错误检测码，并且错误检查与校正电路508会根据此错误检查与校正码和/或错误检测码对所读取的数据执行错误检查与校正程序。

缓冲存储器510是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是电性连接至存储器管理电路502并且用以控制存储器储存装置10的电源。

在本范例实施例中，可复写式非易失性存储器模块406中的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。特别是，在同一条字线上的存储单元会构成一或多个实体程序化单元。所述实体程序化单元是程序化的最小单位。也就是说，实体程序化单元是用于写入数据的最小单位。举例来说，实体程序化单元可以是实体页或实体扇。实体抹除单元是用于抹除的最小单位。也就是说，一个实体抹除单元会包含一起被抹除的最少数量的存储单元。例如，实体抹除单元可以是实体区块。

图6是根据本发明的一范例实施例所示出的存储单元的临界电压分布的示意图。

请参照图6，在将数据写入至多个存储单元后，此些存储单元的临界电压分布包括两个状态610和620。举例来说，具有较低的临界电压峰值的状态610用以表示数据“1”，而具有较高的临界电压峰值的状态620用以表示数据“0”。通过施加介于状态610和620之间的读取电压至此些存储单元，可获得储存在此些存储单元的数据。例如，反应于所施加的读取电压，临界电压低于所施加的读取电压的存储单元可被识别为储存数据“1”，而临界电压高于所施加的读取电压的另一存储单元可被识别为储存数据“0”。然而，在另一范例实施例中，状态610也可用以表示数据“0”，并且状态620也可用以表示数据“1”。

在本范例实施例中，包括两个状态(例如，状态610和状态620)的存储单元也可视为是被操作在2阶存储单元(two-level cell，简称为：2LC)模式(或称为2LC程序化模式)。操作在2阶存储单元模式的一个存储单元用以储存一个比特的数据(例如，数据“1”或数据“0”)。

图7是根据本发明的另一范例实施例所示出的存储单元的临界电压分布 的示意图。

请参照图7，在将数据写入至多个存储单元，此些存储单元的临界电压分布包括四个状态710至740。状态710至740分别用以表示数据“11”、“10”、“00”以及“01”。通过施加不同的读取电压至此些存储单元，可获得储存在此些存储单元中的数据。

在本范例实施例中，包括四种状态的存储单元也可视为是被操作在4阶存储单元(four-level cell，简称为：4LC)模式(或称为4LC程序化模式)。操作在4阶单元模式的一个存储单元用以储存两个比特的数据。然而，状态710至740中的每一者所代表的数据可能取决于不同的设计而有所不同。

图8是根据本发明的又一范例实施例所示出的存储单元的临界电压分布的示意图。

请参照图8，数据写入多个存储单元后，此些存储单元的临界电压分布包括八个状态810至880。状态810至880分别表示数据“111”、“110”、“100”、“101”、“001”、“000”、“010”以及“011”。通过施加不同的读取电压至此些存储单元，可获得储存在此些存储单元中的数据。然而，状态810至880中的每一者所代表的数据可能取决于不同的设计而有所不同。

在本范例实施例中，包括八个状态的存储单元也可视为是被操作在8阶存储单元(eight-level cell，简称为：8LC)模式(或称为8LC程序化模式)。操作在8阶存储单元模式的一个存储单元用以储存三个比特的数据。

值得注意的是，在另一范例实施例中，每一个存储单元的状态的数量也可以是三、五、六、七或者更多，本发明不加以限制。换言之，每一个存储单元皆可被操作在一个特定阶(specific-level)存储单元模式。其中，此特定阶存储单元模式可以是指2阶存储单元模式、3阶存储单元模式、4阶存储单元模式、5阶存储单元模式、6阶存储单元模式等等。在本范例实施例中，若某一个存储单元操作在M阶存储单元(M-level cell，简称为：MLC)模式，则表示此存储单元包括M个状态(或，M个峰)。例如，M是大于1的正整数。

然而，在反复地程序化和抹除此些存储单元(例如，经过多个程序化/抹除循环(P/E cycle))之后，此些存储单元的临界电压分布的每一个峰值皆可能发生退化(例如，扁平化并变宽)，并且储存在此些存储单元的数据中的错误可能会增加。

图9A与9B是分别根据本发明的一范例实施例所示出的正常的临界电压分布以及退化的临界电压分布的示意图。

请参照图9A，其是以操作在2阶存储单元模式的存储单元的正常临界电压分布作为范例。在本范例实施例中，在状态910(表示数据“1”)的右端点至状态920(表示数据“0”)的左端点之间存在一个很宽的间隙ΔV₁。举例来说，间隙ΔV₁可能宽到足以允许存储单元进一步操作在3阶存储单元模式、4阶存储单元模式或5阶存储单元等等。

请参照图9B，在此些存储单元经过反复地程序化及抹除或者承受其他影响(例如，高温下的热效应)之后，此些存储单元的退化的临界电压分布可被获得。退化的临界电压分布包括状态912及922。举例来说，状态912表示数据“1”，以及状态922表示数据“0”。位于状态912的右端点与状态922的左端点之间的间隙ΔV₂窄于图9A所示的间隙ΔV₁。若临界电压分布发生退化，如图9B所示，则此些存储单元可能不适于被操作在具有两个以上的状态的程序化模式。

在上述范例实施例中，状态910或912是存储单元的最抹除(most-erased)状态，而状态920或922则是存储单元的最程序化(most-programmed)状态。更进一步，最抹除状态的最抹除临界电压分布以及最程序化状态的最程序化临界电压分布可被用来决定存储单元的程序化模式。

图10A与10B是分别根据本发明的一范例实施例所示出的最抹除临界电压分布以及最程序化临界电压分布的示意图。

请参照图10A，存储器管理电路502会指示可复写式非易失性存储器模块406抹除多个存储单元并且记录每一个被抹除的存储单元的临界电压，藉以获得此些被抹除的存储单元的临界电压分布1010(以下也称为第一临界电压分布)。在本范例实施例中，临界电压分布1010也可被视为此些存储单元的最抹除临界电压分布。

请参照图10B，存储器管理电路502还会指示可复写式非易失性存储器模块406程序化此些存储单元并且记录每一个被程序化的存储单元的临界电压，藉以获得此些被程序化的存储单元的临界电压分布1020(以下也称为第二临界电压分布)。在本范例实施例中，临界电压分布1020也可被视为此些存储单元的最程序化临界电压分布。

图11A至11E是根据本发明的一范例实施例所示出的分组程序的示意图。

请参照图11A，存储器管理电路502会将临界电压分布1010分组为群组1110_1及1110_2，并且存储器管理电路502会将临界电压分布1020分组成群组1120_1及1120_2。在本范例实施例中，群组1110_1及1110_2也被视为第一临界电压群组，而群组1120_1及1120_2也被视为第二临界电压群组。

具体而言，临界电压分布1011(即，临界电压分布1010的右边部分)是被划分至群组1110_1，而临界电压分布1012(即，临界电压分布1010的左边部分)则是被划分至群组1110_2；临界电压分布1021(即，临界电压分布1020的左边部分)是被划分至群组1120_1，而临界电压分布1022(即，临界电压分布1020的右边部分)则是被划分至群组1120_2。

群组1110_1及1110_2的端点临界电压会小于群组1120_1及1120_2的端点临界电压。举例来说，群组1110_1及1110_2的端点临界电压可以是指临界电压分布1010的左端点所对应的临界电压，或者临界电压分布1010的右端点所对应的临界电压；群组1120_1及1120_2的端点临界电压可以是指临界电压分布1020的左端点所对应的临界电压，或者临界电压分布1020的右端点所对应的临界电压。或者，在另一范例实施例中，群组1110_1及1110_2的端点临界电压也可以是指临界电压分布1010上的任意点所对应的临界电压，而群组1120_1及1120_2的端点临界电压也可以是指临界电压分布1020上的任意点所对应的临界电压。此外，群组1110_1的端点临界电压会高于群组1110_2的端点临界电压，并且群组1120_2的端点临界电压会高于群组1120_1的端点临界电压。

请参照图11B，存储器管理电路502会将临界电压对(pair)落于群组1110_1及1120_1的存储单元分组到至少一个虚拟区块(以下也称为第一虚拟区块)。在本范例实施例中，每一个在第一虚拟区块内的存储单元会被配置为操作在M阶(M-level)存储单元模式。其中，M是大于1的正整数。

具体而言，存储器管理电路502从构成临界电压分布1010和1020的多个存储单元中选择一个存储单元。然后，若所选择的存储单元的最抹除临界电压属于群组1110_1并且此存储单元的最程序化临界电压属于群组1120_1，则存储器管理电路502会将此存储单元分组至第一虚拟区块，使得此存储单 元操作在MLC模式。在本范例实施例中，M为4。举例来说，在程序化第一虚拟区块内的存储单元之后，此些被程序化的存储单元的临界电压分布会包括四个状态1121至1124，如图11B所示。

然而，在另一范例实施例中，M也可以是2、3、5或其他更大的数值，视群组1110_1的位置(例如，其右端点)和群组1120_1的位置(例如，其左端点)之间的间隙而定。例如，M的值可以正相关于群组1110_1的右端点和群组1120_1的左端点之间的间隙之宽度；若群组1110_1的右端点和群组1120_1的左端点之间的间隙很宽，则M可被设为较大的值；若群组1110_1的右端点和群组1120_1的左端点之间的间隙较窄，则M可被设为较小的值。

请参照图11C，存储器管理电路502还会将临界电压对落于群组1110_2及1120_2内的存储单元分组成另外的至少一虚拟区块(以下也称为第二虚拟区块)。在本范例实施例中，每一个在第二虚拟区块内的存储单元会被配置为操作在N阶(N-level)存储单元模式。其中，N是大于M的正整数。

具体来说，在存储器管理电路502从构成临界电压分布1010和1020的存储单元中选择一个存储单元之后，若所选择的存储单元的最抹除临界电压属于群组1110_2并且此存储单元的最程序化临界电压属于群组1120_2，则存储器管理电路502会将此存储单元分组至第二虚拟区块，使得此存储单元操作在N阶存储单元模式。在本范例实施例中，N为6，从而第二虚拟区块中的每一个存储单元皆操作在6阶存储单元模式。举例来说，在程序化第二虚拟区块内的存储单元之后，此些存储单元的临界电压分布会包括六个状态1131至1136，如图11C所示。

请参照图11D，存储器管理电路502还会将临界电压对落于群组1110_2及1120_1内的存储单元分组至另外的至少一虚拟区块(以下也称为第三虚拟区块)。在本范例实施例中，每一个在第三虚拟区块内的存储单元会被配置为操作在Q阶(Q-level)存储单元模式。其中，Q是小于N的正整数。

具体来说，在存储器管理电路502从构成临界电压分布1010和1020的存储单元中选择一个存储单元之后，若所选择的存储单元的最抹除临界电压属于群组1110_2并且此存储单元的最程序化临界电压属于群组1120_1，则存储器管理电路502会将此存储单元分组至第三虚拟区块，使得此存储单元被配置为操作在Q阶存储单元模式。在本范例实施例中，Q为5，使得第三 虚拟区块内的每一个存储单元皆操作在5阶存储单元模式。举例来说，在程序化第三虚拟区块内的存储单元之后，此些存储单元的临界电压分布会包括五个状态1141至1145，如图11D所示。

请参照图11E，存储器管理电路502还会将临界电压对落于群组1110_1及1120_2内的存储单元分组至另外的至少一虚拟区块(以下也称为第四虚拟区块)。在本范例实施例中，每一个在第四虚拟区块内的存储单元皆被配置为操作在Q’阶存储单元模式。

具体来说，在存储器管理电路502从构成临界电压分布1010和1020的存储单元中选择一个存储单元之后，若所选择的存储单元的最抹除临界电压属于群组1110_1并且此存储单元的最程序化临界电压属于群组1120_2，则存储器管理电路502会将此存储单元分组至第四虚拟区块，使得此存储单元会被配置为操作在Q’阶存储单元模式。举例来说，在程序化第四虚拟区块中的存储单元之后，此些存储单元的临界电压分布会包括五个状态1151至1155，如图11E所示。举例来说，包含状态1151至1155的临界电压分布类似于包含状态1141至1145的临界电压分布。在此范例实施例中，Q和Q’是相同的整数。但是，在另一范例实施例中，Q和Q’不必是相同的整数。

在另一范例实施例中，第一临界电压分布(即，最抹除临界电压分布)及第二临界电压分布(即，最程序化临界电压分布)被分别分组成两个以上的群组。举例来说，存储器管理电路502会分析第一临界电压分布和第二临界电压分布并且根据分析结果来决定第一临界电压群组的第一数量和第二临界电压群组的第二数量。

图12是根据本发明的另一范例实施例所示出的分组程序的示意图。

请参照图12，存储器管理电路502会将临界电压分布1210(即，最抹除临界电压分布)分组成四个群组1210_1至1210_4并且将临界电压分布1220(即，最程序化临界电压分布)分组成三个群组1220_1至1220_3。举例来说，群组1210_1涵盖电压分布1211、群组1210_2涵盖电压分布1212、群组1210_3涵盖电压分布1213、并且群组1210_4涵盖电压分布1214；群组1220_1涵盖电压分布1221、群组1220_2涵盖电压分布1222、并且群组1220_3涵盖电压分布1223。

在本范例实施例中，临界电压对落于群组1210_1及1220_1内的存储单 元会被分组到某一虚拟区块，使得此存储单元被配置为操作在MLC模式。临界电压对落在群组1210_2及1220_1(或者，群组1210_1及1220_2)内的存储单元会被分组到另一虚拟区块，使得此存储单元会被配置为操作在(M+1)LC模式。临界电压对落在群组1210_3及1220_1(或者群组1210_1及1220_3、或者群组1210_2及1220_2)内的存储单元会被分组到另一虚拟区块，使得此存储单元被配置为操作在(M+2)LC模式。临界电压对落在群组1210_4及1220_1(或者群组1210_1及1220_4、或者群组1210_2及1220_3、或者群组1210_3及1220_2)内的存储单元会被分组到另一虚拟区块，使得此存储单元被配置为操作在(M+3)LC模式。临界电压对落在群组1210_4及1220_2(或者群组1210_2及1220_4)内的存储单元会被分组到另一虚拟区块，使得此存储单元被配置为操作在(M+4)LC模式。临界电压对落在群组1210_4及1220_3内的存储单元会被分组到另一虚拟区块，使得此存储单元被配置为操作在(M+5)LC模式。

图13是根据本发明的又一范例实施例所示出的分组程序的示意图。

请参照图13，存储器管理电路502会将临界电压分布1310(即，最抹除临界电压分布)分组成J个群组1310_1至1310_J并且将临界电压分布1320(即，最程序化临界电压分布)分组成K个群组1320_1至1320_K。也就是说，在本范例实施例中，第一数量是J，第二数量是K，其中J和K皆为大于1的整数。例如，临界电压对落在群组1210_j(0<j<J+1)和群组1220_k(0<k<K+1)之内的存储单元会被分组到某一个虚拟区块，使得此存储单元被配置为操作在(M+j+k-2)LC模式。

在一范例实施例中，上述被分组的存储单元是位于可复写非易失性存储器模块406的至少一实体单元(也称为第一实体单元)中。其中，每一个实体单元可以是一个实体地址、一个实体程序化单元或一个实体抹除单元。存储器管理电路502会储存对应于已分组的存储单元的地址的分组信息至可复写非易失性存储器模块406中另外的至少一个实体单元(也称为第二实体单元)。其中，第二实体单元的可靠度会高于第一实体单元的可靠度。举例来说，第一实体单元是包括于可复写非易失性存储器模块406中的一使用者数据区，而第二实体单元则是包含于可复写非易失性存储器模块406中的一系统数据区。使用者数据区是用于储存来自主机系统11的使用者数据(例如，写入数 据)，而系统数据区则是用于储存系统数据(例如，各式管理表格)。

在一范例实施例中，第二实体单元中的每一个存储单元皆仅操作在2LC模式。此外，在一范例实施例中，存储器管理电路502仅针对第一实体单元中的存储单元来执行上述提及的分组程序。

图14是根据本发明的一范例实施例所示出的存储器管理方法的流程图。

请参照图14，在步骤S1401中，获得可复写非易失性存储器模块中的存储单元的第一临界电压分布。在步骤S1402中，将第一临界电压分布分组成多个第一临界电压群组。在步骤S1403中，获得所述存储单元的第二临界电压分布。在步骤S1404中，将第二临界电压分布分组成多个第二临界电压群组。其中，第一临界电压群组的端点临界电压小于第二临界电压群组的端点临界电压。在步骤S1405中，从所述存储单元中选择一个存储单元。在步骤S1406中，若所选择的存储单元的一临界电压对属于第一临界电压群组中的一特定群组以及第二临界电压群组中的一特定群组，将此存储单元分配至一虚拟区块，使得此存储单元操作在一个特定阶存储单元模式。在步骤S1407中，确认是否有任何存储单元还未被分组。若仍有至少一个存储单元还未被分组，重复执行步骤S1405；若否，则结束分组程序。

然而，图14中的每一个步骤已详述于上，故在此便不重复赘述。其中值得注意的是，图14中的每一个步骤可用程序码或电路来实现。此外，图14中所示的方法可与上述范例实施例一起实现或单独执行，本发明不加以限制。

综上所述，存储单元的临界电压分布会被分组为多个第一临界电压群组和多个第二临界电压群组。藉此，每一个存储单元会属于一个特定的虚拟区块以操作在适当的程序化模式。此外，每存储单元的可靠度可在不显著牺牲可复写非易失性存储器模块的容量下得到改善。在一范例实施例中，通过使用虚拟区块，多个存储单元的实体位置所对应的实体边界可被打破或跨越。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。