1.一种用于擦除包括多个铁电场效应晶体管(FeFET)存储器单元的FeFET存储器电路的方法，每个FeFET包括栅极堆叠、源极、漏极、沟道和块体衬底区域，其中所述栅极堆叠包括栅极和设置在所述栅极与所述沟道之间的铁电层，所述方法包括：
向所述多个FeFET存储器单元中的至少一个FeFET存储器单元的源极区和漏极区分别施加第一电压和第二电压；以及
在向所述至少一个FeFET存储器单元的所述源极区和所述漏极区施加所述第一电压和所述第二电压期间，向所述至少一个FeFET存储器单元的栅极和块体衬底区域分别施加第三电压和第四电压，以致使所述至少一个FeFET存储器单元的擦除，其中所述第三电压为接地状态或电压极性与所述第一电压和所述第二电压相反的电压中的一个，并且其中所述第四电压为接地状态或电压极性与所述第一电压和所述第二电压相同且绝对值低于所述第一电压和所述第二电压的电压中的一个。
2.根据权利要求1所述的方法，其中所述第一电压和所述第二电压被配置成在所述沟道和所述栅极之间产生基本上均匀的电场，以便产生所述至少一个FeFET存储器单元的所述铁电层的极化的基本上均匀的变化。
3.根据权利要求1所述的方法，其中施加所述第一电压、所述第二电压、所述第三电压和所述第四电压以操作基本上接近穿通区域或者在所述穿通区域中的所述至少一个FeFET存储器单元，以便产生所述至少一个FeFET存储器单元的所述铁电层的极化的基本上均匀的变化。
4.根据权利要求1所述的方法，其中所述沟道包括n沟道或p掺杂区域，并且所述第一电压和所述第二电压为正。
5.根据权利要求1所述的方法，其中所述沟道包括p沟道或n掺杂区域，并且所述第一电压和所述第二电压为负。
6.根据权利要求1所述的方法，还包括选择一个或多个FeFET存储器单元，从而使用所述第一电压、所述第二电压、所述第三电压和所述第四电压的组合基于单独的存储器单元、存储器单元字或存储器单元块进行擦除。
7.根据权利要求6所述的方法，其中选择包括使用栅极选择、源极选择和漏极选择的组合来选择所述一个或多个FeFET存储器单元从而进行擦除，同时向被选择进行擦除的FeFET存储器单元的所述栅极和所述块体衬底区域分别施加所述第三电压和所述第四电压，其中被选择进行擦除的FeFET存储器单元的对应源极和漏极保持在对应的第一电压和第二电压。
8.根据权利要求6所述的方法，还包括通过向未被选择进行擦除并且与被选择进行擦除的那些FeFET存储器单元相邻的那些FeFET存储器单元的相应栅极、源极和漏极施加一个或多个禁止电压，来禁止所述相邻的FeFET存储器单元的擦除。
9.根据权利要求1所述的方法，其中所述至少一个FeFET存储器单元包括短沟道。
10.根据权利要求1所述的方法，其中所述至少一个FeFET存储器单元包括沟道，所述沟道包括延伸注入物和晕圈注入物中的一个或多个。
11.根据权利要求1所述的方法，其中所述至少一个FeFET存储器单元包括长沟道，并且所述长沟道包括对应浓度的阱注入物。
12.根据权利要求1所述的方法，其中所述至少一个FeFET存储器单元的所述栅极堆叠包括与所述栅极堆叠中的所述铁电层相邻的电荷存储层。
13.根据权利要求8所述的方法，还包括通过改变所述铁电层的剩磁来调整阈值电压(VT)。
14.根据权利要求8所述的方法，还包括通过改变存储在电荷俘获层或浮栅层中的电荷以及所述铁电层的剩磁或反铁电层的无剩磁来调整阈值电压(VT)。
15.根据权利要求8所述的方法，还包括通过改变浮栅层的多数载流子的分布和所述铁电层的剩磁来调整阈值电压(VT)。
16.根据权利要求1所述的方法，其中所述至少一个FeFET存储器单元的所述栅极堆叠在所述铁电层和所述沟道之间的所述栅极堆叠中缺少具有足够的导电性以产生跨越所述铁电层的基本上均匀的电场的中间导电层。
17.一种禁止对包括多个存储器单元的铁电场效应晶体管(FeFET)存储器电路进行编程的方法，所述存储器单元包括FeFET，每个FeFET包括栅极堆叠、源极、漏极、沟道和块体衬底区域，其中所述栅极堆叠包括栅极和设置在所述栅极与所述沟道之间的铁电层，所述方法包括：
通过向未被选择进行编程并且与被选择进行编程的那些FeFET存储器单元相邻的那些FeFET存储器单元的栅极区、源极区和漏极区施加绝对量比编程电压小的电压，来禁止对所述相邻的FeFET存储器单元进行编程，其中所述编程电压根据所述沟道的掺杂类型为正或负；以及
在向所述相邻的FeFET存储器单元的所述栅极区、所述源极区和所述漏极区施加所述编程电压期间，将所述块体衬底区域保持在接地状态。
18.根据权利要求17所述的方法，其中所述块体衬底缺少关于那些未被选择进行编程的FeFET存储器单元的阱选择性。
19.一种包括多个铁电场效应晶体管(FeFET)存储器单元的FeFET存储器电路，每个FeFET存储器单元包括：
在块体衬底中或块体衬底上方的半导体区域；
各自在所述半导体区域内形成的源极区和漏极区；
在所述源极区和所述漏极区之间延伸的沟道区；
耦合到所述沟道区的栅极堆叠，所述栅极堆叠包括栅极、设置在所述栅极和所述沟道之间的极化层和设置在铁电层与所述沟道之间的界面层，其中所述极化层包括铁电或反铁电性质；以及
与所述极化层相邻地形成的电荷存储层。
20.根据权利要求19所述的FeFET存储器电路，其中每个FeFET的所述源极区和所述漏极区被配置成当所述沟道区为n沟道或p掺杂时接收正电压，或者当所述沟道区为p沟道或n掺杂时接收负电压，而所述栅极和半导体块体衬底区域被配置成保持在接地状态，以便在所述栅极和所述沟道区之间产生基本上均匀的电场，从而产生所述铁电层的极化的基本上均匀的变化。
21.据权利要求19所述的FeFET存储器电路，其中与待编程的选定FeFET存储器单元相邻的FeFET存储器单元的相应栅极、源极区和漏极区被配置成接收绝对量比编程电压(VP)低的一个或多个禁止电压，以便禁止对所述相邻的FeFET存储器单元进行编程，其中所述相邻的FeFET存储器单元和所述选定FeFET存储器单元共用缺少阱选择性的块体区。
22.根据权利要求21所述的FeFET存储器电路，其中所共用的块体区被配置成在编程期间保持接地。
23.根据权利要求19所述的FeFET存储器电路，其中每个FeFET存储器单元包括短沟道以便在所述栅极和所述沟道之间产生基本上均匀的电场，从而产生所述铁电层的极化的基本上均匀的变化。
24.根据权利要求19所述的FeFET存储器电路，其中每个FeFET存储器单元包括长沟道，并且还包括延伸注入物、晕圈注入物、沟道注入物和块体/阱注入物中的一个或多个，以便在所述栅极和所述沟道之间产生基本上均匀的电场。
25.根据权利要求19所述的FeFET存储器电路，其中所述栅极堆叠缺少具有足够的导电性以便产生跨越所述铁电层的基本上均匀的电场的导电层。
26.根据权利要求19所述的FeFET存储器电路，其中所述FeFET存储器单元包括定义的厚度或所述铁电层的材料中的一个或多个，以便调整所述FeFET存储器单元的所述铁电层的剩磁。
27.根据权利要求19所述的FeFET存储器电路，其中所述极化层包括未掺杂或掺杂的氧化铪或氧化锆或两者的混合物，并且还包含来自包括以下各项的组的零或多种添加剂：C、Si、Al、Ge、Sn、Sr、Pb、Mg、Ca、Sr、Ba、Ti、Zr、Ti和稀土元素组中的任一个。