存储器件及其操作方法与流程

本申请要求2015年9月8日提交的韩国专利申请号10-2015-0127080的优先权，其通过引用整体合并于此。

技术领域

本公开总体上涉及一种半导体技术，更具体地，涉及一种存储器件。

背景技术：

存储器件需要以高速操作。写入恢复时间tWR是控制存储器件总体操作性能的一个参数。具体地，存储器件的写入恢复时间表示：从执行将数据储存在存储器件的存储单元中的写入操作的点到预充电操作不影响储存数据的点所用的时间。因此，写入恢复时间是从写入命令被施加到存储器件的点开始将数据完全储存在存储器件的存储单元中所需要经过的最少时间。因此，从写入命令被施加到存储器件的点开始经过等于或大于写入恢复时间的时间之后，存储器控制器应将预充电命令施加到存储器件。

通常，存储器件的微型化增加了包括在其中的存储单元的接触电阻，这反过来增加了它们的写入恢复时间。因此，随着存储器件变得更小，对更精确、快速测量存储器件的写入恢复时间的技术的需求增加。

技术实现要素：

各个实施例针对一种用于快速、精确测量存储器件的写入恢复时间的技术。

在一个实施例中，存储器件的操作方法可以包括将第一数据写入到与多个字线相对应的多个存储单元；使能与存储单元相对应的感测放大器，以及将第二数据设定在感测放大器中，所述第二数据具有与第一数据相反的相；以及在使能感测放大器时，将多个字线顺序地使能预定时间。

该操作方法还可以包括通过对存储单元的读取操作来检查存储单元的写入恢复时间(tWR)是通过还是失败。

在将多个字线使能预定时间时，这些字线一次可以被激活一个，或者一次可以激活这些字线中的两个或更多个字线。

在全部字线都被禁用的状态下，可以执行将第二数据设定在感测放大器中。

在一个实施例中，一种存储器件可以包括：多个字线；与字线相对应的多个存储单元；感测放大器，适用于放大与多个字线之中被使能字线相对应的存储单元的数据，以及在测试模式中在设定第一数据时保持激活状态；以及测试电路，适用于在测试模式中控制将多个字线顺序地使能预定时间。

在进入测试模式之前，具有与第一数据相反的相的第二数据可以被写入到多个存储单元。

在测试模式中，在感测放大器可以被使能的状态下，这些字线一次可以被使能一个。此外，在测试模式中，在感测放大器可以被使能的状态下，一次可以使能这些字线中的两个或更多个字线。

存储器件还可以包括适用于控制多个字线的行电路。行电路可以在正常模式中，响应于从存储器件外部施加的外部激活命令、外部预充电命令和外部行地址来控制多个字线，以及在测试模式中，响应于通过测试电路产生的内部激活命令、内部预充电命令和内部行地址来控制多个字线。

存储器件还可以包括适用于控制感测放大器的感测放大器控制电路。感测放大器控制电路可以在正常模式中，响应于外部激活命令和外部预充电命令来使能/禁用感测放大器，以及在测试模式中，控制感测放大器保持激活状态。

存储器件还可以包括数据控制电路，其适用于控制感测放大器与数据总线之间的数据交换。数据控制电路可以在正常模式中，响应于从存储器件外部施加的外部读取命令、外部写入命令和外部列地址来控制感测放大器与数据总线之间的数据交换，以及在测试模式中，将第二数据施加到感测放大器。

在测试模式中，在感测放大器开始使能的时间点，全部字线可以被禁用。

在一个实施例中，存储器件的操作方法可以包括：将第一数据写入到设置在多个字线与多个位线之间的各个交叉点处的多个存储单元；在禁用字线时，将第二数据传送到并加载在位线上；在将第二数据加载在位线上时，将字线顺序地使能预定时间；以及通过存储单元的读取操作来检查所述存储单元具有第一数据还是第二数据。

附图说明

图1是图示根据本发明实施例的存储器件的存储单元、位线、字线、感测放大器和I/O转换器的示图。

图2是图示根据本发明实施例的用于测量存储器件的写入恢复时间tWR的操作方 法的示例的流程图。

图3是与图2的流程图相对应的时序图。

图4是图示根据本发明另一实施例的用于测量存储器件的写入恢复时间tWR的操作方法的示例的流程图。

图5是与图4的流程图相对应的时序图。

图6是根据本发明实施例的如图4和图5所示来操作的存储器件的配置图。

具体实施方式

以下将参考附图更详细地描述各个实施例。然而，本发明可以以不同的形式实现，并不应被解释为局限于本文中阐述的实施例。相反，提供这些实施例，使得本公开是彻底和完整的，并且将本发明充分地传达给本领域技术人员。在本公开中，相同的参考标记在本发明的各个图和实施例中指相同的部件。

参见图1，提供了根据本发明的一个实施例的存储器件。因此，存储器件可以包括沿行方向延伸的多个字线WL_0至WL_3、以及沿列方向延伸的多个位线BL_0至BLB_0。虽然在图1的实施例中仅示出了4个字线和2个位线，但要注意的是，可以采用任何合适数量的字线和位线。

多个存储单元(例如，存储单元MC_0至MC_3)可以形成在字线WL_0至WL_3与位线BL_0至BLB_0之间的各个交叉点处。存储单元MC_0至MC_3中的每一个可以包括电容器和晶体管。每个电容器可以储存数据，而每个晶体管可以在相应字线的控制下控制电容器与对应位线之间的电耦接。例如，存储单元MC_1的晶体管可以在字线WL_1的控制下控制存储单元MC_1的电容器与位线BLB_0之间的电耦接。

感测放大器110可以电耦接至位线BL_0和BLB_0。感测放大器SAEN 110可以响应于使能信号SAEN而被使能，并且放大位线BL_0与BLB_0之间的电压差。通过感测放大器110的放大操作，可以读取存储单元MC0至MC3之中选中的存储单元的数据，或者可以将数据写入到选中存储单元。

当列选择信号YI_0被激活时，I/O转换器120可以将位线BL_0和BLB_0分别电耦接至数据总线DATA_0和DATAB_0。例如，对于读取操作，数据可以从位线BL_0和BLB_0传送到数据总线DATA_0和DATAB_0。对于写入操作，数据可以从数据总线DATA_0和DATAB_0传送到位线BL_0和BLB_0。

为了简单的描述，图1图示了4个字线WL_0至WL_3、位线对BL_0和BLB_0、4个存储单元MC_0至MC_3、1个感测放大器110以及1个I/O转换器120。但是，实际的存储器件可以包括更多数量的字线、位线对、存储单元、感测放大器和I/O转换器。

图2是图示用于测量存储器件的写入恢复时间tWR的操作方法的示例的流程图。图3是与图2的流程图相对应的时序图。

参见图2，在步骤S201处，可以将相同的第一数据写入到存储器件的存储单元MC_0至MC_3。例如，第一数据可以表示通过位线BL_0写入的数据“1”和通过位线BLB_0写入的数据“0”。可以通过若干正常的写入操作来将相同的第一数据写入到存储单元MC_0至MC_3中的每一个。可选地，在测试(也被称为并行测试或抗压测试)期间，可以通过用来将相同的数据写入到全部存储单元的方法来写入第一数据。

然后，在步骤S203处，可以使能与第一存储单元MC_0相对应的第一字线WL_0，以将第一存储单元MC_0的数据传送到位线BL_0。图3示出了第一字线WL_0可以在时间303处被使能，并且储存在第一存储单元MC_0中的第一数据可以被传送到位线BL_0(该过程被称为电荷共享)，使得位线BL_0的电压电平可以变得高于位线BLB_0的电压电平。

在第一存储单元MC_0与位线BL_0之间的电荷共享之后，在步骤S205处，可以使能感测放大器110，以放大位线对BL_0与BLB_0之间感测到的电压差。图3示出了感测放大器110可以在时间305处被使能，并且可以放大位线对BL_0与BLB_0之间的电压差。

在感测放大器110被使能之后，在步骤S207处，列选择信号YI_0可以被激活，以执行将数据总线DATA_0和DATAB_0的第二数据传送到位线对BL_0和BLB_0的写入操作。第二数据可以表示被传送到位线BL_0的数据“0”和被传送到位线BLB_0的数据“1”。图3示出了列选择信号YI_0在时间307处被激活，并且加载在位线BL_0和BLB_0中的数据改变为第二数据。因为第一字线WL_0被使能，所以加载在位线对BL_0和BLB_0中的第二数据可以被写入到第一存储单元MC_0。

然后，在步骤S209处，可以禁用第一字线WL_0，以及可以禁用感测放大器110。图3示出了在时间309处，第一字线WL_0被禁用，并且感测放大器110被禁用，以将位线对BL_0和BLB_0预充电到相同的电压电平。由于第一字线WL_0被禁用，因此第一存储单元MC_0的写入操作可以结束。因此，从列选择信号YI_0被激活的时间307到第一字线被禁用的时间309的时间段期间，可以执行第一存储单元MC_0的写入操作。当在时间307与309之间的短时间段中完全执行写入操作时，可以认为第一存储单元 MC_0具有令人满意的tWR特性。当在时间307与309之间的长时间段中完全执行写入操作时，可以认为第一存储单元MC_0具有令人不满意的tWR特性。因此，可以将时间307与309之间的时间段设定为与第一存储单元MC_0的目标tWR相对应的值。

目前为止，已经描述了写入第二数据以用于测试与第一字线WL_0相对应的第一存储单元MC_0的写入恢复时间tWR的操作。为了测试与字线WL_1至WL_3相对应的存储单元MC_1至MC_3的写入恢复时间tWR，可以重复步骤S203至S209与字线相等的次数。例如，如图3中所示，时间313至339可以代表用于测试与字线WL_1至WL3相对应的存储单元MC_1至MC_3的写入恢复时间tWR的写入操作。

在第二数据被写入到与字线WL_1至WL3相对应的存储单元MC_0至MC_3之后，在步骤S215处，可以对存储单元MC_0至MC_3执行读取操作。可以对存储单元MC_0至MC_3中的每一个分别执行读取操作。例如，可以对存储单元MC_0至MC_3中的每一个执行4个读取操作中的一个。当第二数据被读取作为读取操作的结果时，可以表示对应的存储单元满足tWR目标值。当未读取到第二数据时，可以表示对应的存储单元不满足tWR目标值。例如，当从存储单元MC_0、MC_2和MC_3读取到第二数据，而从存储单元MC_1读取到第一数据时，那么存储单元MC_0、MC_2和MC_3可以是tWR通过，而存储单元MC_1可以是tWR失败。

因此，为了将第二数据写入到与字线相对应的存储单元，图2和图3中所示的tWR测试方法可以包括：使能字线；使能感测放大器110；激活列选择信号YI_0以写入第二数据的写入操作；以及禁用字线和感测放大器110的预充电操作。存储器件可以包括从几百到几千个字线，因此可以通过字线的数量来控制tWR测试所需要的时间。

图4是图示与以上关于图2和图3描述的示例相比，通常更有时间效率的用于测量存储器件的写入恢复时间tWR的操作方法的另一示例的流程图。图5是与图4的流程图相对应的时序图。

参见图4，在步骤S401处，可以将相同的第一数据写入到存储器件的存储单元MC_0至MC_3。例如，第一数据可以表示通过位线BL_0写入的数据“1”和通过位线BLB_0写入的数据“0”。可以通过若干正常的写入操作来将相同的第一数据写入到存储单元MC_0至MC_3。可选地，在测试(被称为并行测试或抗压测试)期间，可以通过用来将相同的数据写入到全部存储单元的方法来写入第一数据。

然后，在步骤S403处，可以使能感测放大器110，以将第二数据设定在感测放大器110中，所述第二数据具有与第一数据相反的相。第二数据可以表示通过位线BL_0写入的数据“0”和通过位线BLB_0写入的数据“1”。图5示出了感测放大器110可以在时 间503处被使能，并且可以放大位线对BL_0与BLB_0之间的电压差。图5图示了位线对BL_0和BLB_0具有第一数据。然而，因为在时间503处字线未被使能，所以位线对BL_0和BLB_0可以具有第二数据。在时间504处，列选择信号YI_0可以被激活，以将数据总线DATA_0和DATAB_0的第二数据传送到位线对BL_0和BLB_0，并且感测放大器110可以放大第二数据。即，可以保持其中感测放大器110可以被使能以放大第二数据的状态。

然后，在步骤S405处，在感测放大器110被使能的状态下，可以顺序地将字线WL_0至WL_3使能预定时间。图5示出了第一字线WL_0可以在时间505处被使能，并在预定时间之后被禁用。在第一字线WL_0的激活时段期间，第二数据可以被写入到第一存储单元MC_0。即，第一字线WL_0的激活时段可以对应于第一存储单元MC_0的写入操作时段。在时间506处，第二字线WL_1可以被使能，然后在预定时间之后被禁用。第二字线WL_1的激活时段可以对应于第二存储单元MC_1的写入操作时段。在时间507处，第三字线WL_2可以被使能，然后在预定时间之后被禁用。在时间508处，第四字线WL_3可以被使能，然后在预定时间之后被禁用。在第三字线WL_2的激活时段期间，第二数据可以被写入到第三存储单元MC_2，而在第四字线WL_3的激活时段期间，第二数据可以被写入到第四存储单元MC_3。字线WL_0至WL_3的激活时段可以决定存储单元MC_0至MC_3的写入操作时段。因此，在存储单元MC_0至MC_3之中，在字线WL_0至WL_3的短激活时段中完全执行写入操作的存储单元可以被认为具有令人满意的tWR特性，而仅在字线WL_0至WL_3的长激活时段中完全执行写入操作的存储单元可以被认为具有令人不满意的tWR特性。因此，字线WL_0至WL_3的激活时段的长度可以被设定为与存储单元MC_0至MC_3的目标写入恢复时间tWR相对应的值。

在字线WL_1至WL_3被顺序地使能之后，即，在第二数据被写入到存储单元MC_0至MC_3之后，可以在步骤S407处对存储单元MC_0至MC_3执行读取操作。可以分别对存储单元MC_0至MC_3中的每一个执行读取操作。例如，可以执行与存储单元MC_0至MC_3的数量相对应的四次读取操作。当第二数据被读取作为读取操作的结果时，可以表示对应的存储单元满足tWR目标值。当未读取到第二数据时，可以表示对应的存储单元不满足tWR目标值。例如，当从存储单元MC_0、MC_2和MC_3读取到第二数据，而从存储单元MC_1读取到第一数据时，存储单元MC_0、MC_2和MC_3可以是tWR通过，而存储单元MC_1可以是tWR失败。

参见图4和图5，在第二数据被设定在感测放大器110中的状态下，可以仅通过顺序地使能字线WL_0至WL_3来执行将第二数据写入到存储单元MC_0至MC_3的操作。因此，可以减少用于测量存储器件的写入恢复时间的操作时间。

图5图示了字线WL_0至WL_3一次被使能一个。但是，每次可以使能两个或更多个字线。例如，在字线WL_0和WL_2被同时使能然后禁用之后，字线WL_1和WL_3可以被同时使能然后禁用。在此情况下，可以同时对存储单元MC_0和MC_2执行第二数据写入操作，以及可以同时对存储单元MC_1和MC_3执行第二数据写入操作。

在所述实施例中，第一数据可以表示位线BL_0是“1”且位线BLB_0是“0”的数据，而第二数据可以表示位线BL_0是“0”且位线BLB_0是“1”的数据。然而，第一数据可以表示位线BL_0是“0”且位线BLB_0是“1”的数据，而第二数据可以表示位线BL_0是“1”且位线BLB_0是“0”的数据。即，第一数据和第二数据可以是完全反相的。

图6是根据本发明实施例的可以如图4和图5中所示来操作的存储器件的配置图。

参见图6，存储器件可以包括字线WL_0至WL_3；位线BL_0、BLB_0、BL_1和BLB_1；存储单元MC_0至MC_7；感测放大器110和111；I/O转换器120和121；行电路610；感测放大器控制电路620；数据控制电路640和测试电路630。

当测试模式信号TM被激活时，配置为用于图4的操作S405的测试电路630可以在测试模式中被使能。在将第二数据写入到存储单元的操作S405期间，测试模式信号TM可以被激活。测试电路630可以被使能，以产生内部激活命令ACT_I、内部预充电命令PCG_I和内部行地址R_ADD_I。内部行地址R_ADD_I可以表示用于选择字线WL_0至WL_3中的一个的地址。内部激活命令ACT_I可以表示用于使能选中字线的信号。内部预充电命令PCG_I可以表示用于禁用被使能字线的信号。测试电路630可以产生内部激活命令ACT_I、内部预充电命令PCG_I和内部行地址R_ADD_I，使得在图4的操作S405处和图5的时间505至508处，字线WL_0至WL_3被顺序地使能。

在测试模式信号TM可以被去激活的正常模式中，行电路610可以响应于外部激活命令ACT_E、外部预充电命令PCG_E和/或外部行地址R_ADD_E来控制字线WL_0至WL_3。外部激活命令ACT_E、外部预充电命令PCG_E和/或外部行地址R_ADD_E可以从外部设备输入到存储器件。行电路610可以使用外部行地址R_ADD_E而在字线WL_0至WL_3之中选择要使能的字线。此外，行电路610可以响应于外部激活命令ACT_E来使能选中字线，以及可以响应于外部预充电命令PCG_E来禁用被使能的字线。在测试模式信号TM被激活的测试模式中，行电路610可以响应于内部激活命令ACT_I、内部预充电命令PCG_I和/或内部行地址R_ADD_I，而不是响应于外部激活命令ACT_E、外部预充电命令PCG_E和外部行地址R_ADD_E，来控制字线WL_0至WL_3。

感测放大器控制电路620可以控制使能或禁用感测放大器110和111的操作。在测 试模式信号TM可以被去激活的正常模式中，感测放大器控制电路620可以响应于外部激活命令ACT_E来激活感测放大器使能信号SAEN，以及响应于外部预充电命令PCG_E来去激活感测放大器使能信号SAEN。此外，在测试模式信号TM可以被激活的测试模式中，感测放大器控制电路620可以持续地将感测放大器使能信号SAEN保持在激活状态。因此，在图4的操作S405和图5的时间505至508期间，感测放大器110和111可以持续地保持激活状态。

数据控制电路640可以控制感测放大器110和111(或位线对BL_0/BLB_0和BL_1/BLB_1)与数据总线DATA_0/DATAB_0和DATA_1/DATAB_1之间的数据交换。在测试模式信号TM可以被去激活的正常模式中，数据控制电路640可以响应于从存储器件外部输入的外部读取命令RD_E、外部写入命令WT_E和外部列地址C_ADD_E来控制感测放大器110和111与数据总线DATA_0/DATAB_0和DATA_1/DATAB_1之间的数据交换。数据控制电路640可以产生列选择信号YI_0和YI_1，使得在读取操作或写入操作期间，由外部列地址C_ADD_E选中的列可以耦接至数据总线DATA_0/DATAB_0或DATA_1/DATAB_1。在测试模式信号TM被激活的测试模式中，数据控制电路640可以将第二数据施加到数据总线DATA_0/DATAB_0和DATA_1/DATAB_1以及激活列选择信号YI_0和YI_1，以将第二数据设定在感测放大器110和111中。

当测量写入恢复时间tWR时，具有图6中所示配置的存储器件可以如图4和图5中所示来操作。因此，存储器件可以更快速、精确地测量写入恢复时间tWR。

图1至图6图示了单元阵列具有折叠的位线结构。然而，这仅是示例，而单元阵列可以具有开放的位线结构。

根据本发明的各个实施例，提供了一种用于更快速和/或精确地测量存储器件的写入恢复时间的存储器件及其操作方法。

虽然已经出于说明的目的描述了本发明的各个实施例，但本领域技术人员将明显的是，在不脱离如以下权利要求所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。