选择码提供电路及其提供方法与流程

本发明涉及一种选择码提供电路及其提供方法。尤其涉及一种使用电阻式随机存取记忆元的选择码提供电路及其提供方法。

背景技术：

近年来，消费性电子产品对用户来说是日常生活的必备工具。为储存信息，许多内存装置嵌入于电子产品。为储存非易失性信息，所谓的电阻式随机存取内存(resistiverandomaccessmemory,rram)越来越受欢迎。

依现有技术，为写入或抹除rram单元，需于rram单元上进行重设或设定操作。但是，在物理上，经过设定或重设的rram单元的电阻值，可能由于某些原因变化。即，无法达到数据保存性的需求。特别是，为提供选择码，如果无法达到数据保存性的需求，错误的功能或错误的应用可能被执行，并且造成系统效能减少。如此，若要使用rram单元提供选择码，达到数据保存性的需求很重要。

技术实现要素：

本发明是针对一种选择码提供电路及其提供方法，其证明数个rram单元中，至少有一个rram单元会被重形成，以保障数据保存性。

本发明提供一种选择码提供电路。选择码提供电路包括多个电阻式随机存取记忆元以及控制器。控制器耦接于电阻式随机存取记忆元。控制器决定是否提供控制信号以对至少一电阻式随机存取记忆元进行重形成操作。其中，控制器对电阻式随机存取记忆元施行读取操作以决定重形成电阻式随机记忆元的位数，而选择码决定于重形成电阻式随机存取记忆元的位数，或非重形成电阻式随机存取记忆元的位数。

本发明亦提供一种选择码提供方法。选择码提供方法的步骤包括:决定是否提供控制信号以对多个电阻式随机存取记忆元进行重形成操作、对电阻式随机存取记忆元施行读取操作，以决定重形成电阻式随机存取记忆元的位数、以及，根据重形成电阻式随机存取记忆元的位数或非重形成电阻式随机存取记忆元的位数产生选择码。

根据以上描述，此发明中，选择码是通过检测重形成电阻式随机存取记忆元的位数而产生，而选择码可通过对至少一电阻式随机存取记忆元进行重成形操作来作调整。如此，至少一该重形成电阻式随机存取记忆元可以维持在一个稳定值。可保障选择码的数据保存性。

为使前述与其他特点以及本发明的优点易于理解，以下将几个范例实施例配合附图作详细的描述。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1显示本发明实施例的一选择码提供电路的方框图；

图2显示本发明另一实施例选择码提供电路的方框图；

图3显示本发明一实施例的位数传感器的示意图；

图4显示本发明另一实施例的选择码提供电路的方框图；

图5显示本发明一实施例的一选择码提供方法的步骤流程图。

附图标记：

100、200、400：选择码提供电路

111-11n、211-21n、411-41n：电阻式随机存取记忆元

opc：选择码

120、220、420：控制器

230：位数传感器

310：互斥或门

431-43n：备用电阻式随机存取记忆元

s510-s530：选择码提供方法的步骤

具体实施方式

请参照图1，图1显示本发明实施例的一选择码提供电路的方框图。选择码提供电路100包括多个电阻式随机存取记忆(resistiverandomaccessmemory,rram)单元111-11n以及控制器120。rram单元111-11n耦接至控制器120。为提供选择码opc，控制器120对多个rram单元111-11n施行读取操作并量测rram单元111-11n所提供的单元电流。若任一rram单元111-11n为重形成(heavy-formed)状态，被重形成的rram单元电阻值会变的很小，而控制器120将可从至少一重形成rram单元111-11n中，量测出高的单元电流的电流值，上述的单元电流可高于默认的一电流值阈值。藉此，选择码opc可通过重形成rram单元111-11n的位数决定。详细来说，若重形成rram位数为偶数，如：0、2、4、…，选择码opc可以等于第一逻辑值，相反地，若重形成rram位数为奇数，如：1、3、5、…，选择码opc可以为第二逻辑值。在一实施例中，第一逻辑值可为逻辑值“0”，第二逻辑值可为逻辑值“1”。或者，在另一实施例中，第一逻辑值可为逻辑值“1”，第二逻辑值可为逻辑值“0”。

在其他实施例中，选择码opc可通过非重形成rram单元111-11n的位数来决定。若任一rram单元111-11n为非重形成，非重形成rram单元电阻值可维持为普通值，而由非重形成rram单元111-11n中量测出的单元电流将小于一第二预设电流值阈值。

在本实施例中，在初始时，rram单元111-11n中为重形成rram单元的位数为0。选择码opc被定为第一逻辑值。为调整选择码opc，控制器120可传送控制信号给rram单元111-11n中的至少其中之一以对其进行重形成操作。若对rram单元111-11n进行读取操作，重形成rram单元可被量测出高电流，而非重形成rram单元则可被量测出低电流。其中，选择码opc可依据重形成rram单元111-11n的位数的改变了而进行调整。在此应该注意，重形成操作是一种一次性强写入的操作而且可使选择码提供电路可获得良好的数据保存性特性。

在一应用例中，重形成rram单元的默认位数可等于0(偶数)，且选择码的逻辑值可以为“0”(第一逻辑值)。为调整选择码opc的逻辑值为“1”(第二逻辑值)，控制器120可对rram单元111施行重形成操作。rram单元111经重形成后，重形成rram单元的位数等于1(奇数)，且可提供逻辑值为“1”的选择码opc。此外，为再一次调整选择码opc的逻辑值为“0”，控制器120可进一步对rram单元112施行重形成操作。rram单元111及112皆经重形成后，重形成rram单元的位数等于2(偶数)，且可提供逻辑值为“0”的选择码opc。

当然，可进一步通过对rram单元111-11n中还未重形成的其中之一个单元施行重形成操作，以再次调整选择码opc。也就是说，通过使用n个rram单元111-11n，选择码opc可被调整n次。

应注意的是，为调整选择码opc，控制器120可不依照顺向次序对rram单元111-11n施行重形成操作。例如，rram单元112会比rram单元111还早成为重形成rram单元。重形成操作可照随机次序分别对rram单元111-11n来施行。

参考图2，图2显示本发明另一实施例选择码提供电路的方框图。选择码提供电路200包括多个rram单元211-21n、控制器220、以及位数传感器230。控制器220耦接于多个rram单元211-21n，且rram单元211-21n耦接于位数传感器230。此实施例中，位数传感器230拥有多个输入端以连接至rram单元211-21n的位线，藉此分别读取电阻式随机存取记忆元211-21n的储存数据。位数传感器230可感测重形成的rram单元211-21n的位数，以根据电阻式随机存取记忆元211-21n的储存数据产生选择码opc。详细来说，当一个rram单元(例如:rram单元211)为重形成，rram单元211的电阻值会变得很小。当对重形成的rram单元211进行读取操作，会获得较大的电流，而rram单元211中的储存数据会被传送至位数传感器230的一输入端。也就是说，位数传感器230可感测重形成的rram单元211-21n的位数，并依照其产生选择码opc。在本发明一实施例中，位数传感器230可感测重形成的rram单元211-21n的位数为奇数或偶数以产生选择码opc。

在其他实施例中，位数传感器230可感测非重形成的rram单元211-21n的位数，并产生选择码opc。在本发明另一实施例中，位数传感器230可感测非重形成的rram单元211-21n的位数为奇数或偶数以产生选择码opc。

参考图3，图3显示本发明一实施例的位数传感器的示意图。图3中，位数传感器230为一逻辑电路，且逻辑电路可包括逻辑门，且逻辑电路可为互斥或门(xor)310。xor310拥有许多分别与rram单元211-21n耦接的输入端。xor310可感测输入端的逻辑值“1”的数量，以产生选择码opc。

请注意，在本发明另一实施例中，逻辑电路可为另一种逻辑门，像是反互斥或门(xnorgate)。或者，xnor门可使用xor门230与反向器串连实现。当然，在此并没有限制必要使用xor门来实现位数传感器230的逻辑电路。

参考图4，图4显示本发明另一实施例的选择码提供电路的方框图。选择码提供电路400包括多个rram单元411-41n、多个备用rram单元431-43n、以及控制器420。控制器420耦接于rram单元411-41n及备用rram单元431-43n。控制器420可启动rram单元411-41n或备用rram单元431-43n产生选择码opc。如使用rram单元411-41n提供选择码opc，控制器420会禁用备用rram单元431-43n。相反地，如使用备用rram单元431-43n提供选择码opc，控制器420会禁用rram单元411-41n。

详细来说，控制器420禁用备用rram单元431-43n，并启动rram单元411-41n以在第一个时段提供选择码opc。在第一个时段中，控制器420根据重形成rram单元411-41n的位数产生选择码opc。进一步而言，控制器420可提供一控制信号至rram单元411-41n，以通过重形成至少一rram单元411-41n来调整选择码opc。如果所有rram单元411-41n皆为重形成，且选择码还需进一步调整，控制器410会禁用rram单元411-41n并启动备用rram单元431-43n以在第二时段产生选择码opc。

另外，rram单元411-41n的数量与备用rram单元431-43n的数量可以相同或不同。并且，在芯片的物理布局中，rram单元411-41n与备用rram单元431-43n可能在同列或同行。

在本发明的一些实施例中，可以实现一个或多个备用rram单元431-43n群组以提供选择码opc。最多其中一组备用rram单元431-43n及其中一组rram单元411-41n被启动，控制器420会禁用其他的群组。

参考图5，图5显示本发明一实施例的一选择码提供方法的步骤流程图。步骤s510中，决定是否提供控制信号以对多个电阻式随机存取记忆元进行重形成操作。然后，步骤s520中，对电阻式随机存取记忆元施行读取操作以决定重形成的电阻式随机存取记忆元的位数。最后，步骤s530中，根据重形成的电阻式随机存取记忆元的位数或非重形成的电阻式随机存取记忆元的位数，产生选择码。更进一步，可通过再次执行步骤s510-s530来调整选择码，而调整次数可由电阻式随机存取记忆元的总数量决定。

步骤s510、步骤s520、以及步骤s530的细节已在上述实施例描述过，不再重复描述于此。

选择码可用来启动特定功能或应用。由于保障了选择码的数据保存性，特定功能或应用可以被确实启动。

综上所述，本发明提供多个rram单元以使其为重形成，而选择码可通过重形成rram单元的位数决定。重形成rram单元不会发生状态恢复的现象，而可达到数据保存性的需求，使用本发明的选择码供应器的系统，其效能可以增加。

本领域普通技术人员将显而易知，可在本发明中进行各种修改及变化而不悖离本发明的精神或范畴。因此，本发明意欲涵盖对本发明的修改及变化，均在本发明范围内。