1.一种半导体存储器件，包括：
多个存储单元、多条字线和多条位线，其中每个存储单元耦合到各自的字线和位线；以及
多个读出放大器，其中每个读出放大器耦合到两条位线，
其中半导体存储器件被配置为接收第一正供电电压、第二正供电电压和负供电电压，并且在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。
2.如权利要求1所述的半导体存储器件，其中地电压用作位线预充电电压。
3.如权利要求1所述的半导体存储器件，其中放大电压的低电平是负供电电压的电压电平。
4.如权利要求1所述的半导体存储器件，其中放大电压的高电平是单元供电电压的一半。
5.如权利要求1所述的半导体存储器件，其中当字线被激活时，电压电平高于单元供电电压的一半加上单元晶体管的阈电压的电压被施加到连接到字线的每个存储单元中包括的单元晶体管的栅极。
6.如权利要求1所述的半导体存储器件，其中当字线被禁用时，基于负供电电压确定的电压被施加到连接到字线的每个存储单元中包括的单元晶体管的栅极。
7.如权利要求1所述的半导体存储器件，其中读出放大器的至少一个包括：
N型读出放大器，被配置为供应放大电压的低电平到两条位线；以及
P型读出放大器，被配置为供应放大电压的高电平到两条位线。
8.如权利要求7所述的半导体存储器件，其中读出放大器还包括P-MOS晶体管，该P-MOS晶体管被负供电电压激活，并且P-MOS晶体管被配置为供应放大电压的高电平到P型读出放大器。
9.如权利要求7所述的半导体存储器件，其中读出放大器还包括N-MOS晶体管，该N-MOS晶体管被栅控制电压激活，并且N-MOS晶体管被配置为供应放大电压的低电平到N型读出放大器。
10.如权利要求1所述的半导体存储器件，还包括：
第一电压发生器，被配置为提升第一正供电电压以生成提升的电压；
第二电压发生器，被配置为降低第二正供电电压来生成单元供电电压、极板电压和用于外围电路的供电电压；
第三电压发生器，被配置为生成用于单元阵列的负供电电压和用于外围电路的负供电电压；
存储单元阵列，被配置为使用用于单元阵列的提升的电压、单元供电电压、极板电压和负供电电压来操作；以及
外围电路，被配置为使用用于外围电路的供电电压和用于外围电路的负供电电压来操作。
11.如权利要求10所述的半导体存储器件，其中第三电压发生器被配置为调节负供电电压的电压电平来生成用于外围电路的负供电电压。
12.如权利要求10所述的半导体存储器件，其中半导体存储器件被配置为使用用于外围电路的负供电电压作为反向偏压。
13.一种系统，包括：
功率管理集成电路(PMIC)，被配置为生成第一正供电电压、电压电平低于第一正供电电压的第二正供电电压和负供电电压；和
半导体存储器件，包括多个存储单元、多条字线、多条位线和多个读出放大器，其中每个存储单元耦合到各自的字线和位线，并且其中每个读出放大器耦合到两条位线，并且半导体存储器件被配置为使用第一正供电电压、第二正供电电压和负供电电压来操作，并且
其中半导体存储器件被配置为在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。
14.如权利要求13所述的系统，其中当字线被激活时，电压电平高于单元供电电压的一半加上单元晶体管的阈电压的电压被施加到字线。
15.如权利要求13所述的系统，其中半导体存储器件被配置为基于负供电电压来生成反向偏压。
16.如权利要求13所述的系统，其中半导体存储器件被配置为提升第一正供电电压来生成提升的电压，并且降低第二正供电电压来生成单元供电电压、极板电压和用于外围电路的供电电压。
17.如权利要求13所述的系统，其中半导体存储器件被配置为基于负供电电压来生成用于单元阵列的负供电电压和用于外围电路的负供电电压。
18.一种操作半导体存储器件的位线读出放大器的方法，该半导体存储器件包括连接到位线和第一字线的第一存储单元、连接到互补位线和第二字线的第二存储单元、预充电电路以及耦合到位线和互补位线的P型读出放大器和N型读出放大器，所述方法包括：
施加具有地电压的电压电平的预充电电压到位线和互补位线；
读出连接到位线的第一存储单元的第一数据；
读出连接到互补位线的第二存储单元的第二数据；
将互补位线的电压减小到具有负供电电压的电压电平的电压；以及
将位线的电压增大到具有单元供电电压的一半的电压电平的电压。
19.如权利要求18所述的方法，进一步包括：
当第一字线被激活时，施加电压电平高于单元供电电压的一半加上第一单元晶体管的阈电压的电压到第一存储单元中包括的第一单元晶体管的栅极；以及
当第二字线被激活时，施加电压电平高于单元供电电压的一半加上第二单元晶体管的阈电压的电压到第二存储单元中包括的第二单元晶体管的栅极。
20.如权利要求18所述的方法，其中将互补位线的电压减小到具有负供电电压的电压电平的电压的步骤包括：
响应于第一栅控制信号接通连接到N型读出放大器的开关；以及
提供负供电电压到N型读出放大器。
21.如权利要求20所述的方法，其中开关包括NMOS晶体管。
22.如权利要求18所述的方法，其中将位线的电压增大到具有单元供电电压的一半的电压电平的电压的步骤包括：
响应于第二栅控制信号接通连接到P型读出放大器的开关；以及
向P型读出放大器提供具有单元供电电压的一半的电压电平的电压。
23.如权利要求22所述的方法，其中开关包括PMOS晶体管。
24.如权利要求23所述的方法，其中响应于负供电电压激活PMOS晶体管。
25.一种半导体存储器件，包括：
第一和第二存储单元，每个连接到第一位线和第二位线，第一存储单元连接到第一字线并且第二存储单元连接到第二字线；以及
读出放大器，被配置为施加放大电压的低电平到第一和第二位线，其中放大电压的低电平基于负供电电压。