三维逻辑电路的制作方法

文档序号:11289184阅读:来源:国知局

技术特征:

技术总结
一种3D多位触发器可包含双层结构。所述双层结构可包含第一层,其包含用于所述多位触发器的共同时钟电路以及个别触发器的时钟驱动部分;及第二层,其包含用于所述多位触发器的共同扫描电路以及所述个别触发器的非时钟驱动部分。或者,所述第一层可包含所述共同时钟电路以及所述个别触发器的一部分,并且所述第二层可包含所述共同扫描电路以及所述个别触发器的另一部分。

技术研发人员:普拉特尤沙·卡迈勒
受保护的技术使用者:高通股份有限公司
技术研发日:2016.01.20
技术公布日:2017.09.26
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1