逻辑电路设计的验证方法、装置、电子设备及存储介质与流程

本发明涉及芯片设计的技术领域，尤其涉及一种逻辑电路设计的验证方法、装置、电子设备及存储介质。

背景技术：

由于集成电路越来越复杂，数字ic设计工程师通过systemverilog编写的逻辑电路代码，即被验设计(designundertest，dut)也越来越复杂，如何保证逻辑电路代码的正确性就越来越重要。而数字ic验证工程师的工作，主要是基于电子设计自动化(electronicsdesignautomation，eda)软件编写测试程序验证逻辑代码的功能。目前主流的测试程序是基于systemverilog语言，这种语言是verilog的超集，而且具有面向对象的功能，可以很方便的构造更高抽象层次的程序。

目前很多算法模型复杂，如人工智能算法(artificialintelligence，ai)，并且包含大量的矩阵运算。在该算法的逻辑电路代码的验证中，如果用仿真器实现包含大量的矩阵运算的算法，需要使用较多的循环，运行效率低，调试困难。一种解决的方法是使用直接编程接口(directprogramminginterface)调用参考模型(如c语言编写的算法模型)，由于仿真器的代码语言与参考模型的代码的语言不同，就会造成仿真器无法直接读取参考模型的代码，给调试造成了一定困难，例如，systemverilog仿真器无法直接读取c代码。

技术实现要素：

鉴于以上内容，有必要提供一种逻辑电路设计的验证方法、装置、电子设备及存储介质，通过将验证平台与参考对象相结合，对作为待验对象的逻辑电路设计进行准确的验证。同时也能避免编写大量的测试代码，提高逻辑电路设计的验证效率。

一种逻辑电路设计的验证方法，所述方法包括：

通过验证平台生成配置数据及激励数据；

将所述配置数据及激励数据存储至目标存储器；

通过所述验证平台将所述配置数据及所述激励数据发送至待验对象；

通过所述验证平台控制参考对象从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象开始仿真计算，所述待验对象是用第一语言实现算法的逻辑电路代码，所述参考对象是用第二语言实现所述算法的代码，所述第一语言与所述第二语言不同；

通过所述验证平台控制所述参考对象结束仿真计算；

通过所述验证平台获取所述参考对象的输出数据；

通过所述验证平台获取所述待验对象的输出数据；

根据所述参考对象的输出数据及所述待验对象的输出数据，确定所述待验对象的验证结果。

根据本发明优选实施例，所述将所述配置数据及激励数据存储至目标存储器包括：

以预设格式将所述配置数据及激励数据保存成文本文档，并存储至所述目标存储器，所述文本文档包括以下一种或多种的组合：纯文本文档、二进制文档、javascript对象标记语言文档。

根据本发明优选实施例，所述验证平台通过接口一与所述参考对象进行通信，通过接口二与所述待验对象进行通信，所述验证平台包括：数据输入模块、参考模型模块、数据输出模块及数据比对模块；所述数据输入模块用于将所述配置数据及所述激励数据发送至待验对象；所述数据输出模块用于获取所述待验对象的输出数据，所述参考模型模块用于获取所述参考对象的输出数据，所述数据比对模块用于根据所述参考对象的输出数据及所述待验对象的输出数据，确定所述待验对象的验证结果。

根据本发明优选实施例，所述通过所述验证平台控制所述参考对象从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象开始仿真计算包括：

当所述验证平台启动时，生成控制所述参考对象的进程以启动所述参考对象，并使所述参考对象检测存储所述配置数据及所述激励数据的文本文档；及/或

所述通过所述验证平台控制所述参考对象结束仿真计算包括：

获取所述验证平台的运行状态数据；将所述运行状态数据以预设格式存储至所述目标存储器中以供所述参考对象进行检测结束状态数据；

当所述参考对象检测到所述包括结束状态数据的运行状态数据时，所述参考对象结束仿真计算，并将所述参考对象的输出数据以预设格式存储至所述目标存储器中。

根据本发明优选实施例，所述通过所述验证平台获取所述参考对象的输出数据包括：

通过所述参考模型模块，在所述目标存储器中检测所述参考对象的输出文件，以预设格式从所述参考对象的输出文件中读取所述参考对象的输出数据。

根据本发明优选实施例，所述根据所述参考对象的输出数据及所述待验对象的输出数据，确定所述待验对象的验证结果包括：

当所述参考对象的输出数据与所述待验对象的输出数据相同时，确定所述待验对象验证通过；及/或

当所述参考对象的输出数据与所述待验对象的输出数据不相同时，确定所述待验对象验证不通过。

根据本发明优选实施例，所述第二语言包括python语言。

一种逻辑电路设计的验证装置，其特征在于，所述方法包括：

生成单元，用于通过验证平台生成配置数据及激励数据；

存储单元，用于将所述配置数据及激励数据存储至目标存储器；

发送单元，用于通过所述验证平台将所述配置数据及所述激励数据发送至待验对象；

控制单元，用于通过所述验证平台控制参考对象从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象开始仿真计算，所述待验对象是用第一语言实现算法的逻辑电路代码，所述参考对象是用第二语言实现所述算法的代码；

控制单元，用于通过所述验证平台控制所述参考对象结束仿真计算；

获取单元，用于通过所述验证平台获取所述参考对象的输出数据；

所述获取单元还用于通过所述验证平台获取所述待验对象的输出数据；

比对单元，用于根据所述参考对象的输出数据及所述待验对象的输出数据，确定所述待验对象的验证结果。

一种电子设备，所述电子设备包括存储器及处理器，所述存储器用于存储至少一个指令，所述处理器用于执行所述至少一个指令以实现任意实施例中逻辑电路设计的验证方法中。

一种计算机可读存储介质，所述计算机可读存储介质存储有至少一个指令，所述至少一个指令被处理器执行时实现逻辑电路设计的验证方法，所述逻辑电路设计的验证方法包括任意实施例中逻辑电路设计的验证方法中。

由以上技术方案可以看出，本发明通过验证平台生成配置数据及激励数据；将所述配置数据及激励数据存储至目标存储器；通过所述验证平台将所述配置数据及所述激励数据发送至待验对象；通过所述验证平台控制所述参考对象从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象开始仿真计算；通过所述验证平台控制所述参考对象结束仿真计算；通过所述验证平台获取所述参考对象的输出数据；通过所述验证平台获取所述待验对象的输出数据；根据所述参考对象的输出数据及所述待验对象的输出数据，确定所述待验对象的验证结果。本发明通过将所述验证平台与所述参考对象相结合，由于所述参考对象与所述待验证对象可以实现相同算法的功能，因此在保证所述参考对象与所述待验对象的输入数据相同时，通过判断所述参考对象的输出数据及所述待验对象的输出数据是否相同即实现对所述待验对象的验证。同时所述验证平台具有良好的扩展性、重用性。从而避免了大量的编码工作，提高逻辑电路设计的验证效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1是本发明的实现逻辑电路设计的验证方法的较佳实施例的系统架构图。

图2是本发明逻辑电路设计的验证方法的较佳实施例的流程图。

图3是本发明逻辑电路设计的验证装置的较佳实施例的功能模块图。

图4是本发明至少一个实例中电子设备的较佳实施例的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

如图1所示，图1是本发明的实现逻辑电路设计的验证方法的较佳实施例的系统架构图。在本较佳实施例中，所述系统架构图包括，但不限于：验证平台1，通过接口一10与所述验证平台1相通信的参考对象2，及通过接口二15与所述验证平台1相通信的待验对象3。

在本较佳实施例中，所述验证平台1为通用验证方法学(universalverificationmethodology，uvm)验证平台1。所述uvm总结了验证工作常用的步骤和功能，提供了一套完整的验证硬件逻辑的思路和框架。另外，uvm验证平台还提供了丰富的类库模块，只需要通过扩展这些类库模块，按照所述uvm验证平台的框架组织起来，即可完成验证平台1的搭建。然后再通过编写测试用例进行仿真，完成验证逻辑代码的工作。所述验证平台1具有良好的扩展性、重用性。因此，无需直接用systemveilog写测试程序，从而避免了大量的编码工作。

所述验证平台1包括，但不限于：数据输入模块13、参考模型模块11、数据输出模块14及数据比对模块12。所述数据输入模块13、参考模型模块11、数据输出模块14及数据比对模块12为类模块，其不同于图3中所示的单元功能模块(如生成单元100等等)。所述数据输入模块13、参考模型模块11、数据输出模块14及数据比对模块12的功能将在后续实施例中详述。

在本较佳实施例中，所述待验对象3是用第一语言实现算法(如人工智能算法)的逻辑电路代码，即逻辑电路设计。所述参考对象2是用第二语言实现的所述算法的代码。其中，所述第一语言与所述第二语言不同。例如，所述第二语言包括python语言，所述待验对象3是基于verilog编写的所述算法的逻辑电路。所述参考对象2是使用python语言实现的所述算法的代码。即所述参考对象2与所述待验对象3能实现相同算法的功能，实现算法的编程语言不同。

在本较佳实施例中，所述接口一10为编程语言的系统函数。例如，verilog、python等编程语言的系统函数，所述接口二15是仿真器的接口，例如systemverilog的接口interface。其中，python语言可以很好的支持科学运算，适合处理各种数学建模及运算，不需要使用循环就可以对列表元素执行操作，对矩阵的操作如同标量，大大提高了运行效率。

在本较佳实施例中，所述电子设备通过所述验证平台1的生成配置数据及激励数据，并通过所述验证平台1将所述配置数据及所述激励数据发送至待验对象3，所述待验对象3根据所述配置数据配置运行环境，并根据所述激励数据开始仿真计算，当仿真计算结束后，通过所述验证平台1获取所述待验对象3的输出数据。

所述电子设备通过所述验证平台1将所述配置数据及激励数据存储至目标存储器，通过所述验证平台1控制所述参考对象2从所述目标存储器中读取所述配置数据及所述激励数据，所述参考对象2获取所述配置数据后，根据所述配置数据配置运行环境，并根据所述激励数据开始仿真计算，当仿真计算结束后，通过所述验证平台1获取所述参考对象2的输出数据。当所述参考对象2的输出数据与所述待验对象3的输出数据相同时，确定所述待验对象3验证通过；当所述参考对象2的输出数据与所述待验对象3的输出数据不相同时，确定所述待验对象3验证不通过。

如图2所示，是本发明逻辑电路设计的验证方法的较佳实施例的流程图。根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。

s10，所述电子设备通过验证平台1生成配置数据及激励数据；

其中，所述验证平台1可以包括数据生成函数或数据生成类模块。通过调用所述验证平台1的数据生成函数或数据生成类模块生成配置数据及激励数据。

在优选实施例中，所述配置数据包括，但不限于，以下一种或者多种：所述验证平台1的配置数据、待验对象3的配置数据、参考对象2的配置数据，其中所述验证平台1的配置数据用来初始化验证环境、测试模式等。所述待验对象3的配置数据主要用来初始化所述待验对象3，设置工作模式等。所述待验对象3的配置数据包括，但不限于，寄存器配置、接口初始状态配置、工作模式配置等。所述参考对象2的配置数据主要用来初始化所述参考对象2，设置工作模式等，其包括，但不限于，寄存器配置、接口初始状态配置、工作模式配置等。所述验证平台1还会产生随机的激励数据，用于作为所述待验对象3及所述参考对象2中算法的输入数据，所述激励数据包括，但不限于，时钟、复位、输入数据等。因此，由于给所述参数对象2及所述待验对象3输入的配置数据及激励数据相同，则所述参数对象2及所述待验对象3的输入数据相同。

s11，所述电子设备将所述配置数据及激励数据存储至目标存储器。

在优选实施例中，所述目标存储器可以是所述电子设备的至少一个存储器，也可以是与所述电子设备相连的至少一个外部存储器。

在优选实施例中，所述电子设备通过所述验证平台1，以预设格式将所述配置数据及激励数据保存成文本文档，并存储至所述目标存储器，以供所述参考对象2能以预设格式解析所述文本文档，并读取所述配置数据及激励数据。这样就能保证所述参考对象2与所述待验对象3的输入数据的相同，保证了计算结果的正确性。

所述文本文档包括以下一种或多种的组合：纯文本文档、二进制文档、javascript对象标记语言文档。

优选地，预先配置所述预设格式，包括，但不限于：预先配置文本文档中每一行的存储内容，例如每一行的起始信息、结束信息等等。

s12，所述电子设备通过所述验证平台1将所述配置数据及所述激励数据发送至待验对象3。

在优选实施例中，通过所述数据输入模块13，并利用所述接口二15将所述配置数据及所述激励数据发送至所述待验对象3。所述待验对象3根据所述配置数据配置运行环境，并根据所述激励数据，启动仿真运算，然后输出数据。

s13，所述电子设备通过所述验证平台1控制所述参考对象2从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象2开始仿真计算。

在优选实施例中，所述验证平台1可以包括进程控制函数或进程控制的类模块。通过调用所述验证平台1的生成控制函数或进程控制的类模块生成控制所述参考对象2的进程。

在优选实施例中，当所述验证平台1启动时，生成控制所述参考对象2的进程以启动所述参考对象2，并使所述参考对象2检测所述验证平台1生成的所述配置数据及所述激励数据。

当所述参考对象2启动后，通过内置的函数会在所述目标存储器中持续检测存储的所述配置数据及所述激励数据的文本文档，并以所述预设格式对所述文本文档进行解析，读取所述配置数据及所述激励数据以启动仿真计算。

s14，所述电子设备通过所述验证平台1控制所述参考对象2结束仿真计算。

在优选实施例中，所述通过所述验证平台1控制所述参考对象2结束仿真计算包括：获取所述验证平台1的运行状态数据；将所述运行状态数据以所述预设格式存储至所述目标存储器中以供所述参考对象2进行检测，当所述参考对象2检测到包括结束状态数据的运行状态数据时，所述参考对象2结束仿真计算，并将所述参考对象2的输出数据以预设格式存储至所述目标存储器中。

s15，所述电子设备通过所述验证平台1获取所述参考对象2的输出数据。

在优选实施例中，所述电子设备通过所述参考模型模块11，在所述目标存储器中检测所述参考对象2的输出文件，以预设格式从所述参考对象2的输出文件中读取所述参考对象2的输出数据，并将所述参考对象2的输出数据发送至所述数据比对模块12。

s16，所述电子设备通过所述验证平台1获取所述待验对象3的输出数据。

在优选实施例中，所述电子设备通过所述数据输出模块14获取所述待验对象3的输出数据，并将所述待验对象3的输出数据发送至所述数据比对模块12。

s17，所述电子设备根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。

在优选实施例中，所述电子设备通过所述数据比对模块，根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。

当所述参考对象2的输出数据与所述待验对象3的输出数据相同时，确定所述待验对象3验证通过。即所述待验对象3的逻辑电路代码正确，能实现所述参考对象2中所表示的算法。

当所述参考对象2的输出数据与所述待验对象3的输出数据不相同时，确定所述待验对象3验证不通过。即所述待验对象3的逻辑电路代码不正确，不能实现所述参考对象2中所表示的算法，需要提醒开发人员检查所述待验对象3的逻辑电路代码。

本发明通过验证平台1生成配置数据及激励数据；将所述配置数据及激励数据存储至目标存储器；通过所述验证平台1将所述配置数据及所述激励数据发送至待验对象3；通过所述验证平台1控制所述参考对象2从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象2开始仿真计算；通过所述验证平台1控制所述参考对象2结束仿真计算；通过所述验证平台1获取所述参考对象2的输出数据；通过所述验证平台1获取所述待验对象3的输出数据；根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。本发明将所述验证平台1与所述参考对象2相结合，由于所述参考对象2与所述待验对象3可以实现相同算法，且所述参考对象2及所述待验对象3的输入数据相同，因此通过确定所述参考对象2的输出数据及所述待验对象3的输出数据是否相同即可确定所述待验对象3的正确性。即所述待验对象3的输出数据与所述参考对象2的输出数据相同，则所述待验对象正确(逻辑电路设计正确)。若所述待验对象3的输出数据与所述参考对象2的输出数据不相同，则所述待验对象错误(逻辑电路设计错误)。同时，所述验证平台1具有良好的扩展性、重用性。无需直接用systemveilog写测试程序，从而避免了大量的编码工作，提高逻辑电路设计的验证效率。

如图3所示，本发明逻辑电路设计的验证装置的较佳实施例的功能模块图。所述逻辑电路设计的验证装置16包括生成单元100、存储单元101、发送单元102、控制单元103、获取单元104及比对单元105。本发明所称的单元是指一种能够被逻辑电路设计的验证装置16的处理器所执行并且能够完成固定功能的一系列计算机程序段，其存储在存储器中。在本实施例中，关于各单元的功能将在后续的实施例中详述。

所述生成单元100通过验证平台1生成配置数据及激励数据。

在优选实施例中，所述验证平台1可以包括数据生成函数或数据生成类模块。通过调用所述验证平台1的数据生成函数或数据生成类模块生成配置数据及激励数据。

在优选实施例中，所述生成单元100通过验证平台1随机生成配置数据及激励数据。所述配置数据包括，但不限于，以下一种或者多种：所述验证平台1的配置数据、待验对象3的配置数据、参考对象2的配置数据，其中所述验证平台1的配置数据用来初始化验证环境、测试模式等。所述待验对象3的配置数据主要用来初始化所述待验对象3，设置工作模式等。所述待验对象3的配置数据包括，但不限于，寄存器配置、接口初始状态配置、工作模式配置等。所述参考对象2的配置数据主要用来初始化所述参考对象2，设置工作模式等，其包括，但不限于，寄存器配置、接口初始状态配置、工作模式配置等。所述生成单元100还通过验证平台1产生随机的激励数据，用于作为所述待验对象3及所述参考对象2中算法的的输入数据，所述激励数据包括，但不限于，时钟、复位、输入数据等。因此，由于给所述参数对象2及所述待验对象3输入的配置数据及激励数据相同，则所述参数对象2及所述待验对象3的输入数据相同。

所述存储单元101将所述配置数据及激励数据存储至目标存储器。

在优选实施例中，所述目标存储器可以是所述电子设备的至少一个存储器，也可以是与所述电子设备相连的至少一个外部存储器。

在优选实施例中，所述存储单元101通过所述验证平台1，以预设格式将所述配置数据及激励数据保存成文本文档，并存储至所述目标存储器，以供所述参考对象2能以预设格式解析所述文本文档，并读取所述配置数据及激励数据。这样就能保证所述参考对象2与所述待验对象3的输入数据的相同，保证了计算结果的正确性。

所述文本文档包括以下一种或多种的组合：纯文本文档、二进制文档、javascript对象标记语言文档。

优选地，预先配置所述预设格式，包括，但不限于：预先配置文本文档中每一行的存储内容，例如每一行的起始信息、结束信息等等。

所述发送单元102通过所述验证平台1将所述配置数据及所述激励数据发送至待验对象3。

在优选实施例中，所述发送单元102通过所述数据输入模块13，并利用所述接口二15将所述配置数据及所述激励数据发送至所述待验对象3。所述待验对象3根据所述配置数据配置运行环境，并根据所述激励数据，启动仿真运算，然后输出数据。

所述控制单元103通过所述验证平台1控制所述参考对象2从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象2开始仿真计算。

在优选实施例中，所述验证平台1可以包括进程控制函数或进程控制的类模块。通过调用所述验证平台1的生成控制函数或进程控制的类模块生成控制所述参考对象2的进程。

在优选实施例中，当所述验证平台1启动时，控制单元103生成控制所述参考对象2的进程以启动所述参考对象2，并使所述参考对象2检测所述验证平台1生成的所述配置数据及所述激励数据。

当所述参考对象2启动后，通过内置的函数会在所述目标存储器中持续检测存储的所述配置数据及所述激励数据的文本文档，并以所述预设格式对所述文本文档进行解析，读取所述配置数据及所述激励数据以启动仿真计算。

所述控制单元103通过所述验证平台1控制所述参考对象2结束仿真计算。

在优选实施例中，所述控制单元103通过所述验证平台1控制所述参考对象2结束仿真计算包括：获取所述验证平台1的运行状态数据；将所述运行状态数据以所述预设格式存储至所述目标存储器中以供所述参考对象2进行检测，当所述参考对象2检测到包括结束状态数据的所述运行状态数据时，所述参考对象2结束仿真计算，并将所述参考对象2的输出数据以预设格式存储至所述目标存储器中。

所述获取单元104通过所述验证平台1获取所述参考对象2的输出数据。

在优选实施例中，所述获取单元104通过所述参考模型模块11，在所述目标存储器中检测所述参考对象2的输出文件，以预设格式从所述参考对象2的输出文件中读取所述参考对象2的输出数据，并将所述参考对象2的输出数据发送至所述数据比对模块12。

所述获取单元104通过所述验证平台1获取所述待验对象3的输出数据。

在优选实施例中，所述获取单元104通过所述数据输出模块14获取所述待验对象3的输出数据，并将所述待验对象3的输出数据发送至所述数据比对模块12。

所述比对单元105根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。

在优选实施例中，所述比对单元105通过所述数据比对模块12，根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。

当所述参考对象2的输出数据与所述待验对象3的输出数据相同时，确定所述待验对象3验证通过。即所述待验对象3的逻辑电路代码正确，能实现所述参考对象2中所表示的算法。

当所述参考对象2的输出数据与所述待验对象3的输出数据不相同时，确定所述待验对象3验证不通过。即所述待验对象3的逻辑电路代码不正确，不能实现所述参考对象2中所表示的算法，需要提醒开发人员检查所述待验对象3的逻辑电路代码。

本发明通过验证平台1生成配置数据及激励数据；将所述配置数据及激励数据存储至目标存储器；通过所述验证平台1将所述配置数据及所述激励数据发送至待验对象3；通过所述验证平台1控制所述参考对象2从所述目标存储器中读取所述配置数据及所述激励数据，以使所述参考对象2开始仿真计算；通过所述验证平台1控制所述参考对象2结束仿真计算；通过所述验证平台1获取所述参考对象2的输出数据；通过所述验证平台1获取所述待验对象3的输出数据；根据所述参考对象2的输出数据及所述待验对象3的输出数据，确定所述待验对象3的验证结果。本发明将所述验证平台1与所述参考对象2相结合，由于所述参考对象2与所述待验对象3可以实现相同算法，且所述参考对象2及所述待验对象3的输入数据相同，因此通过确定所述参考对象2的输出数据及所述待验对象3的输出数据是否相同即可实现对所述待验对象3的验证(确定所述待验对象3的正确性)。即所述待验对象3的输出数据与所述参考对象2的输出数据相同，则所述待验对象正确(逻辑电路设计正确)。若所述待验对象3的输出数据与所述参考对象2的输出数据不相同，则所述待验对象错误(逻辑电路设计错误)。同时，所述验证平台1具有良好的扩展性、重用性。无需直接用systemveilog写测试程序，从而避免了大量的编码工作，提高逻辑电路设计的验证效率。

上述以软件功能模块的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明每个实施例所述方法的部分步骤。

如图4所示，所述电子设备4包括至少一个发送装置31、至少一个存储器32、至少一个处理器33、至少一个接收装置34、至少一个显示器(图中未示出)以及至少一个通信总线。其中，所述通信总线用于实现这些组件之间的连接通信。

所述电子设备4是一种能够按照事先设定或存储的指令，自动进行数值计算和/或信息处理的设备，其硬件包括但不限于微处理器、专用集成电路(applicationspecificintegratedcircuit，asic)、可编程门阵列(field－programmablegatearray，fpga)、数字处理器(digitalsignalprocessor，dsp)、嵌入式设备等。所述电子设备4还可包括网络设备和/或用户设备。其中，所述网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(cloudcomputing)的由大量主机或网络服务器构成的云，其中，云计算是分布式计算的一种，由一群松散耦合的计算机集组成的一个超级虚拟计算机。

所述电子设备4可以是，但不限于任何一种可与用户通过键盘、触摸板或声控设备等方式进行人机交互的电子产品，例如，平板电脑、智能手机、个人数字助理(personaldigitalassistant，pda)、智能式穿戴式设备、摄像设备、监控设备等终端。

所述电子设备4所处的网络包括，但不限于互联网、广域网、城域网、局域网、虚拟专用网络(virtualprivatenetwork，vpn)等。

其中，所述接收装置34和所述发送装置31可以是有线发送端口，也可以为无线设备，例如包括天线装置，用于与其他设备进行数据通信。

所述存储器32用于存储程序代码。所述存储器32可以是集成电路中没有实物形式的具有存储功能的电路，如ram(random-accessmemory，随机存取存储器)、fifo(firstinfirstout，)等。或者，所述存储器32也可以是具有实物形式的存储器，如内存条、tf卡(trans-flashcard)、智能媒体卡(smartmediacard)、安全数字卡(securedigitalcard)、快闪存储器卡(flashcard)等储存设备等等。

所述处理器33可以包括一个或者多个微处理器、数字处理器。所述处理器33可调用存储器32中存储的程序代码以执行相关的功能。例如，图3中所述的各个单元是存储在所述存储器32中的程序代码，并由所述处理器33所执行，以实现一种逻辑电路设计的验证方法。所述处理器33又称中央处理器(cpu，centralprocessingunit)，是一块超大规模的集成电路，是运算核心(core)和控制核心(controlunit)。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机指令，所述指令当被包括一个或多个处理器的电子设备执行时，使电子设备执行如上文方法实施例所述的逻辑电路设计的验证方法。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明每个实施例中的各功能模块可以集成在一个处理单元中，也可以是每个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称，而并不表示任何特定的顺序。

最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。