存储器装置的制作方法

本发明涉及一种存储器装置，尤其涉及一种具有多个存储器管芯的存储器装置。

背景技术：

随着半导体工艺的发展，集成电路(ic)的面积得以大幅的缩减，使用串列周边接口(serialperipheralinterface，spi)的通信协定逐变成了主流，例如低脚位计数(lowpincount，lpc)。为了享受串列周边接口低脚位数所带来的封装优势，在增加容量或备份的需求下会考虑将数颗管芯(die)或集成电路垂直堆叠在一起。然而，为了选择堆叠在一起的各别管芯或集成电路，各别管芯或集成电路的芯片选择(cs)脚位需要独立控制。换言之，利用低脚位计数的堆叠集成电路的引脚数会超过8只，无法使用8脚位的封装方式，因此须选用更大的封装，例如16脚位或24脚位，使得集成电路的成本无法降低。

技术实现要素：

本发明提供一种存储器装置，可不用增加选择管芯用的脚位，以降低存储器装置的硬件成本。

本发明的存储器装置，包括多个引脚及多个存储器管芯。各个存储器管芯耦接这些引脚，并且各个存储器管芯包括匹配电路及核心电路。匹配电路耦接这些引脚，并且上电的过程中依据这些引脚的至少其中之一的电压电平提供核心致能信号来选择所要启动的晶粒。核心电路耦接这些引脚及匹配电路，以接收核心致能信号。当核心致能信号致能时，核心电路进行运作，当核心致能信号禁能时，核心电路停止运作。当这些存储器管芯的其中之一的核心电路进行运作时，其余的存储器管芯的核心电路为停止运作。

基于上述，本发明实施例的存储器装置，其匹配电路依据引脚的电压电平提供核心致能信号，以致能某一个存储器管芯中的核心电路。藉此，存储器装置在不用增加引脚的情况下，可自动启动多个核心电路的其中之一。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为依据本发明一实施例的存储器装置的系统示意图；

图2为依据本发明一实施例的匹配电路的系统示意图；

图3为依据本发明另一实施例的存储器装置的系统示意图。

附图标记：

/cs：芯片选择引脚；

/hold：状态锁定引脚；

/wp：写入保护引脚；

100、300：存储器装置；

110、120、310、320、330、340：存储器管芯；

111、200、311：匹配电路；

113、313：核心电路；

210：检测器；

220：识别电路；

230：比较器；

clk：时脉引脚；

di：数据输入引脚；

do：数据输出引脚；

gnd：接地引脚；

idcon：识别设定信号；

idsel：识别选择信号；

io0：第一输出输入引脚；

io1：第二输出输入引脚；

io2：第三输出输入引脚；

io3：第四输出输入引脚；

sce：核心致能信号；

vcc：电源引脚。

具体实施方式

图1为依据本发明一实施例的存储器装置的系统示意图。请参照图1，在本实施例中，存储器装置100包括多个引脚(在此假设由电源引脚vcc、接地引脚gnd、时脉引脚clk、芯片选择引脚/cs、第一输出输入引脚io0、第二输出输入引脚io1、第三输出输入引脚io2及第四输出输入引脚io3所构成)及多个存储器管芯(如存储器管芯110、存储器管芯120)，其中存储器管芯(如存储器管芯110、存储器管芯120)例如为垂直堆叠。

在本实施例中，各个存储器管芯(如存储器管芯110、存储器管芯120)都会耦接上述引脚，并且各个存储器管芯(如存储器管芯110、存储器管芯120)都包括(或配置有)一个匹配电路(如匹配电路111)及一个核心电路(如核心电路113)。核心电路(如核心电路113)例如具有存储器胞阵列(未示出)及对应的读写电路(未示出)，但本发明实施例不以此为限。

匹配电路(如匹配电路111)耦接上述引脚及同一存储器管芯(如存储器管芯110、存储器管芯120)中的核心电路(如核心电路113)，并且依据上述引脚的至少其中之一的电压电平提供核心致能信号sce至同一存储器管芯(如核心电路110、核心电路120)中的核心电路(如核心电路113)，以决定核心电路(如核心电路113)是否启动。进一步来说，当核心致能信号sce致能时，核心电路(如核心电路113)才会启动而进行运作；当核心致能信号sce禁能时，核心电路(如核心电路113)不会被启动，即会停止运作。

在本实施例中，只有一个存储器管芯(如存储器管芯110、存储器管芯120)的核心电路(如核心电路113)会运作，即当存储器管芯(如存储器管芯110、存储器管芯120)的其中之一的核心电路进行运作时，其余的存储器管芯(如存储器管芯110、存储器管芯120)的核心电路为停止运作。换言之，在所有的存储器管芯(如存储器管芯110、存储器管芯120)中，同一时间中只有一个匹配电路(如匹配电路111)会提供致能的核心致能信号sce，而其余的匹配电路(如匹配电路111)只会提供禁能的核心致能信号sce。

在本实施例中，匹配电路(如匹配电路111)会在上电后的特定时间点(或时间区间)进行电压电平检测，以设定所提供核心致能信号sce。举例来说，当电源引脚vcc上升至触发电压位准(triggervoltage/level)(例如0.7倍的电源电压)时，匹配电路(如匹配电路111)检测上述引脚当下的电压电平，以提供核心致能信号sce；或者，当电源引脚vcc上升至触发电压位准后经一预设时间时，匹配电路(如111)检测上述引脚当下的电压电平，以提供核心致能信号sce。

上述是依据电源引脚vcc的电压电平判断系统是否上电，但在其他实施例中，可依据重置(reset)引脚(未示出)的电压脚位来判断系统是否上电，此可依据电路设计而定，本发明实施例不以此为限。

一般而言，两个存储器管芯(如存储器管芯110、存储器管芯120)可以通过一比特来选择，即存储器管芯110、存储器管芯120可以通过单一引脚的电压电平来选择。换言之，当存储器管芯(如存储器管芯110、存储器管芯120)的数量为2时，所有存储器管芯(如存储器管芯110、存储器管芯120)中的匹配电路(如匹配电路111)共同依据第一输出输入引脚io0、第二输出输入引脚io1、第三输出输入引脚io2及第四输出输入引脚io3的其中之一的电压电平提供核心致能信号sce。并且，在提供核心致能信号sce后，匹配电路(如匹配电路111)会自行关闭，即停止检测，直到下次系统上电。

在本发明的实施例中，输出输入引脚在特定模式下可具有控制功能，例如第一输出输入引脚io0可以作为数据输入引脚di使用，第二输出输入引脚io1可以作为数据输出引脚do使用，第三输出输入引脚io2可以作为状态锁定引脚/hold使用，第四输出输入引脚io3可以作为写入保护引脚/wp使用，此为依据电路设计而定，本发明实施例不以此为限。

图2为依据本发明一实施例的匹配电路的系统示意图。请参照图1及图2，匹配电路200为匹配电路111的一范例，本发明实施例不以此为限。在本实施例中，匹配电路200包括检测器210、识别电路220及比较器230。

检测器210耦接存储器装置(如存储器装置100)上的引脚，以检测上述引脚的电压电平，并且依据上述引脚的电压电平提供识别选择信号idsel。识别电路220用以提供预设且固定不变的识别设定信号idcon，其中识别设定信号idcon的比特数会相同于识别选择信号idsel的比特数。比较器230耦接检测器210及识别电路220，用以比较识别选择信号idsel与识别设定信号idcon，并且对应地提供核心致能信号sce。

进一步来说，当识别选择信号idsel与识别设定信号idcon相同时，比较器230提供致能的核心致能信号sce；当识别选择信号idsel与识别设定信号idcon不同时，比较器230提供禁能的核心致能信号sce。

在本实施例运作时，不同存储器管芯(如存储器管芯110、存储器管芯120)的检测器(如检测器210)均会提供相同的识别选择信号idsel至比较器(如比较器230)，而不同存储器管芯(如存储器管芯110、存储器管芯120)的识别电路(如识别电路220)则预先设定好不同的识别设定信号idcon，并提供至比较器(如230)，以致于所有存储器管芯(如存储器管芯110、存储器管芯120)中，同一时间只会有一个比较器230提供致能的核心致能信号sce。

如图1所示，是以两个存储器管芯110、存储器管芯120为例，而存储器管芯110、存储器管芯120可以通过单一引脚的电压电平来选择，即识别选择信号idsel及识别设定信号idcon是一比特的数字信号。假设存储器管芯110的识别设定信号idcon为“0”，存储器管芯120的识别设定信号idcon为“1”。当识别选择信号idsel为“0”时，启动存储器管芯110的核心电路(如核心电路113)，存储器管芯120的核心电路(如核心电路113)不会运作；当识别选择信号idsel为“1”时，启动存储器管芯120的核心电路(如核心电路113)，存储器管芯110的核心电路(如核心电路113)不会运作。

图3为依据本发明另一实施例的存储器装置的系统示意图，其中相同或相似元件使用相同或相似标号。请参照图1及图3，存储器装置300大致相同于存储器装置100，其不同之处在于存储器装置300具有4个垂直堆叠存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340，其中匹配电路311可参照匹配电路111的说明，核心电路313可参照核心电路113，在此则不再赘述。

一般而言，四个存储器管芯(如存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)可以通过二比特来选择，即存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340可以通过两个引脚的电压电平来选择。换言之，当存储器管芯(如存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)的数量为4时，所有存储器管芯(如存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)中的匹配电路(如匹配电路311)共同依据第一输出输入引脚io0、第二输出输入引脚io1、第三输出输入引脚io2及第四输出输入引脚io3的其中任两个的电压电平提供核心致能信号sce。并且，在提供核心致能信号sce后，匹配电路(如匹配电路311)会自行关闭，即停止检测，直到下次系统上电。

请参照图2及图3，在四个存储器管芯(如存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)的情况下，存储器管芯(如存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)可以通过两个引脚的电压电平来选择，即识别选择信号idsel及识别设定信号idcon是二比特的数字信号。

例如假设存储器管芯310的识别设定信号idcon为“00”，存储器管芯320的识别设定信号idcon为“01”，存储器管芯330的识别设定信号idcon为“10”，存储器管芯340的识别设定信号idcon为“11”。

则当识别选择信号idsel为“00”时，启动存储器管芯310的核心电路(如核心电路313)，存储器管芯320、存储器管芯330及存储器管芯340的核心电路(如核心电路313)不会运作；当识别选择信号idsel为“01”时，启动存储器管芯320的核心电路(如核心电路313)，存储器管芯310、存储器管芯330及存储器管芯340的核心电路(如核心电路313)不会运作；当识别选择信号idsel为“10”时，启动存储器管芯330的核心电路(如核心电路313)，存储器管芯310、存储器管芯320及存储器管芯340的核心电路(如核心电路313)不会运作；当识别选择信号idsel为“11”时，启动存储器管芯340的核心电路(如核心电路313)，存储器管芯310、存储器管芯320及存储器管芯330的核心电路(如核心电路313)不会运作。

在上述实施例中，是以一个引脚的电压电平决定一个比特的逻辑电平，但在其他实施例中，一个引脚的电压电平可决定两个比特的逻辑电平，此可依据检测器(检测器210)的电路设计而定。并且，存储器装置(如存储器装置100、存储器装置300)中堆叠的存储器管芯(如存储器管芯110、存储器管芯120、存储器管芯310、存储器管芯320、存储器管芯330、存储器管芯340)的数量是以2的幂次倍为佳，以避免系统上电后没有核心电路(如核心电路113、核心电路313)被启动。

综上所述，本发明实施例的存储器装置，其匹配电路依据引脚的电压电平提供核心致能信号，以致能某一个存储器管芯中的核心电路。藉此，存储器装置在不用增加引脚的情况下，可自动启动多个核心电路的其中之一。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。