本申请要求于2016年12月16日向韩国知识产权局提交的申请号为10-2016-0172570的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种数据存储装置，且更特别地，涉及一种包括存储器装置的数据存储装置。
背景技术：
数据存储装置响应于写入请求存储由外部装置提供的数据。数据存储装置还可响应于读取请求将存储的数据提供给外部装置。使用数据存储装置的外部装置的示例包括计算机、数码相机、蜂窝电话等。数据存储装置可在外部装置的制造期间被嵌入到外部装置中，或者可被单独制造，然后连接到外部装置。
技术实现要素：
在实施例中，数据存储装置可包括：存储器装置，其适于存储和输出与选通信号同步的数据；以及控制器，其适于基于不同的测试延迟值中的每一个来延迟该选通信号，通过使用延迟选通信号来测试数据的捕获，以及基于测试结果确定选通信号的延迟值。
在实施例中，用于操作数据存储装置的方法可包括：存储从存储器装置接收的数据和选通信号；基于不同的测试延迟值中的每一个来延迟该选通信号，并通过使用延迟选通信号来测试数据的捕获；以及基于测试结果确定选通信号的延迟值。
在实施例中，用于数据存储装置的控制器可包括：测试单元，其适于从存储器装置接收与选通信号同步的数据，基于不同的测试延迟值中的每一个来延迟该选通信号，通过使用延迟选通信号来测试数据的捕获；以及延迟值计算器，其适于基于测试结果来确定选通信号的延迟值。
附图说明
通过参照附图描述本发明的各个实施例，本发明的上述和其它特征及优点将对本发明所属领域的技术人员变得更加显而易见，其中：
图1是示出根据本发明的实施例的数据存储装置的框图。
图2是示出图1所示的校准块的示例性配置的框图。
图3是示出从图2的校准块中采用的移位器输出的数据和延迟选通信号的时序图。
图4是示出图2所示的校准块中采用的捕获部分、确定部分以及延迟值计算单元的示例性操作的简图。
图5是示出根据本发明的实施例的图1的数据存储装置的校准操作方法的流程图。
图6是示出根据本发明的实施例的图2的校准块对多个非易失性存储器装置执行校准操作的方法的简图。
图7是示出根据本发明的实施例的固态驱动器(SSD)的框图。
图8是示出根据本发明的实施例的采用数据存储装置的数据处理系统的框图。
具体实施方式
在下文中，将参照附图描述包括数据存储装置及其操作方法的本发明的各个实施例。然而，注意到的是，本发明可以不同的形式实施，且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够实施本发明的技术概念的程度。
将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，可能已放大了比例以便更清楚地描绘本发明的某些特征。虽然使用了特定术语，但是应当理解，所使用的术语仅用于描述特定实施例，而不旨在限制本发明的范围。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在其它元件上、连接到或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
短语“……和……中的至少一个”在本文中与项目列表一起使用时，表示列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”是指仅有A或仅有B或仅有C，或A、B和C的任何组合。
本文所用的术语“或”是指两种或更多种替代物中的任一种，但不是两者或其任何组合。
如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，但并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。可在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，为了不使本发明被不必要地模糊，未详细地描述公知的进程结构和/或进程。
还注意到的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则结合一个实施例所描述的也被称为特征的元件可以单独使用或与另一实施例的其它元件组合使用。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据本发明的实施例的数据存储装置10的框图。
数据存储装置10可被配置成响应于来自外部装置的写入请求，存储从外部装置提供的数据。此外，数据存储装置10可被配置成响应于来自外部装置的读取请求，将存储的数据提供给外部装置。
数据存储装置10可被配置成个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和MMC-Micro)、各种安全数字卡(例如，SD、迷你-SD和微型-SD)、通用闪存(UFS)、固态驱动器(SSD)等。
数据存储装置10可包括控制器100和至少一个非易失性存储器装置200。
控制器100可包括处理电路110和存储器接口(IF)120。
处理电路110可控制非易失性存储器装置200的写入操作和读取操作。处理电路110可处理将通过存储器接口120传输至非易失性存储器装置200的信号和将通过存储器接口120从非易失性存储器装置200接收的信号。例如，处理电路110可从存储器接口120接收数据DT和选通信号ST。数据DT可与选通信号ST同步。处理电路还可通过使用选通信号ST来捕获数据DT，并且可处理捕获的数据。
处理电路110可包括校准块300。校准块300可计算选通信号ST的延迟值，以通过数据读取路径11、12和13来最小化歪斜(skew)在数据DT和选通信号ST中的发生。数据读取路径11、12和13提供经由控制器接口210和存储器接口120将非易失性存储器装置200的数据缓冲器220与处理电路110链接的数据路径。处理电路110可通过将由校准块300计算的延迟值应用于选通信号ST来控制选通信号ST的时序，并通过使用时间控制的选通信号ST来精确地捕获数据DT。
在实施例中，校准块300可基于不同的测试延迟值中的每一个来延迟选通信号ST，使用延迟的选通信号测试捕获数据DT，以及基于测试结果来计算选通信号ST的延迟值。校准块300可存储通过存储器接口120从非易失性存储器装置200接收的数据DT和选通信号ST，并且可使用所存储的数据和选通信号来执行校准操作，因此，不需要多次请求对非易失性存储器装置200的读取操作。因此，可更快地执行校准操作。此外，在执行校准操作时，校准操作不会发生因为外部环境而可能对数据读取路径11至13造成的错误。因此，可计算出更精确的延迟值。
对于校准操作，校准块300可将测试数据(未示出)存储在非易失性存储器装置200中，并且控制非易失性存储器装置200与选通信号ST同步地输出所存储的测试数据DT。在这方面，校准块300可控制非易失性存储器装置200将测试数据仅存储在数据缓冲器220中。因此，校准块300控制非易失性存储器装置200不将任何测试数据存储在存储器区域230中。因为这样可防止由于包括在存储器区域230中的存储器单元的物理特性的劣化而引起的错误，所以其是有益处的。
此外，为进一步提高校准操作的精确性，校准块300可以单倍数据速率(SDR)模式将测试数据DT传输到控制器接口(IF)210，并以双倍数据速率(DDR)模式从控制器接口210接收数据DT和选通信号ST。
存储器接口120可经由一个或多个合适的通信协议与非易失性存储器装置200的控制器接口210进行通信。存储器接口120可将从控制器接口210接收的数据DT和选通信号ST传输到用于校准操作的校准块300。
非易失性存储器装置200可根据控制器100的控制对存储器区域230执行写入操作和读取操作。非易失性存储器装置200可包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
非易失性存储器装置200可包括控制器接口210、数据缓冲器220和存储器区域230。
控制器接口210可与控制器100的存储器接口120进行通信。控制器接口210可将从数据缓冲器220接收的数据DT与选通信号ST同步地传输到存储器接口120。控制器接口210可将从存储器接口120接收的数据，例如，待存储在存储器区域230中的数据或用于校准操作的测试数据传输到数据缓冲器220。
数据缓冲器220可以是易失性装置。数据缓冲器220可在存储器区域230和控制器接口210之间临时存储待写入在存储器区域230中的数据或待从存储器区域230读取的数据。如上所述，用于校准操作的测试数据并未被存储在存储器区域230中，而是可仅被存储在数据缓冲器220中。
存储器区域230可存储从数据缓冲器220接收的数据(测试数据除外)。非易失性存储器装置200可包括能够存储数据的多个存储器单元。存储器单元可以是单位存储器单元或多位存储器单元。存储器区域的存储器单元可以二维或三维结构布置。在优选实施例中，存储器区域230的存储器单元可以是以三维结构布置的多位单元。
虽然图1仅示出了一个非易失性存储器装置200，但将注意的是，根据实施例，数据存储装置10可包括多个非易失性存储器装置。
图2是示出图1所示的校准块300的示例性配置的框图。
校准块300可包括测试单元310和延迟值计算单元320。
当执行校准操作时，测试单元310可从非易失性存储器装置200接收数据DT和选通信号ST，通过使用延迟了测试延迟值中的每一个的选通信号ST来捕获数据DT，并且确定针对多个测试延迟值中的每一个的捕获是成功还是失败。测试单元310可包括寄存器311、移位器312、捕获部分313和确定部分314。
寄存器311可存储单位延迟值UVAL和最大测试计数MAXT。
单位延迟值UVAL可以是延迟选通信号ST的单位。待应用于选通信号ST的不同的测试延迟值可根据单位延迟值UVAL来确定。也就是说，测试延迟值可能因单位延迟值UVAL而分别不同。较小的单位延迟值UVAL表示校准操作可被更精细地执行。
最大测试计数MAXT可以是基于选通信号ST的不同的测试延迟值对数据DT的捕获进行测试的总计数。最大测试计数MAXT可根据通过将选通信号ST的周期除以单位延迟值UVAL而获得的数来确定。例如，最大测试计数MAXT可被确定为小于通过将选通信号ST的周期除以单位延迟值UVAL而获得的数的最大整数。
移位器312可存储从非易失性存储器装置200接收的数据DT和选通信号ST，并将数据DT和延迟选通信号STD输出最大测试计数MAXT次。延迟选通信号STD可基于由单位延迟值UVAL确定的测试延迟值中的每一个来关于数据DT进行延迟。将参照图3详细描述移位器312的操作方法。
捕获部分313可通过使用从移位器312接收的延迟选通信号STD来捕获从移位器312接收的数据DT，并且可将捕获数据DTC输出到确定部分314。
确定部分314可基于从捕获部分313接收的捕获数据DTC确定捕获是成功还是失败，并输出指示成功或失败结果的确定信号DET。确定部分314可通过将捕获数据DTC与存储在非易失性存储器装置200的数据缓冲器220中用于校准操作的预定测试数据进行比较来确定捕获是成功还是失败，并输出指示成功或失败结果的确定信号DET。
延迟值计算单元320可基于确定信号DET来计算选通信号ST的延迟值VAL。更详细地，延迟值计算单元320可存储包括在针对测试延迟值中的每个的确定信号DET中的成功/失败结果，并计算针对其每一个的捕获被确定为成功的测试延迟值的中间值作为选通信号ST的延迟值VAL。
图3是示出从图2的移位器312输出的数据DT和延迟选通信号STD的时序图。数据DT和延迟选通信号STD可被传输到捕获部分313。
参照图3，在时间T30处，移位器312可从非易失性存储器装置200接收并存储数据DT和选通信号ST。即使在时间T30处，处理电路110可通过根据预设的延迟值控制选通信号ST的时序来接收选通信号ST。然而，由于这处于校准操作完成之前，所以处理电路110可通过将选通信号ST的延迟值设置为“0”来接收选通信号ST。
然后，在时间T31至T38处，移位器312可基于存储的数据DT和存储的选通信号ST，将数据DT和延迟选通信号STD输出最大测试计数MAXT次。在时间T31至T38处，延迟选通信号STD的测试延迟值TVAL1至TVAL8可以逐渐增加单位延迟值UVAL。例如，在时间T31处，延迟选通信号STD的测试延迟值TVAL1可增加单位延迟值UVAL。在时间T32处，延迟选通信号STD的测试延迟值TVAL2可增加单位延迟值UVAL×2。在时间T38处，延迟选通信号STD的测试延迟值TVAL8可增加单位延迟值UVAL×8。在时间T31至T38处，如下面将参照图4所述的，捕获部分313可通过使用延迟选通信号STD来捕获数据DT，并且确定部分314可接收捕获数据DTC并基于捕获数据DTC通过确定捕获是成功还是失败来输出确定信号DET。
图4是示出图2所示的捕获部分313、确定部分314和延迟值计算单元320的操作的简图。虽然在图4中数据DT在延迟选通信号STD的上升沿被捕获，但由于数据DT在DDR模式下被从非易失性存储器装置200输出，所以数据DT可以在延迟选通信号STD的下降沿被捕获。
参照图4，捕获部分313可顺序地接收从移位器312接收的数据DT和延迟选通信号STD最大测试计数MAXT次。在图4所示的示例中，最大测试计数为八(8)。每当接收到数据DT和延迟选通信号STD时，捕获部分313可在延迟选通信号STD的上升沿捕获数据DT。
当捕获数据与预定测试数据匹配时，确定部分314可确定捕获成功。例如，数据DT可通过应用了测试延迟值TVAL1至TVAL3中的每一个的延迟选通信号STD被精确地捕获。在这种情况下，数据DT与测试数据匹配，并且可确定针对测试延迟值TVAL1至TVAL3中的每一个的捕获都是成功的。然而，数据DT可能未通过应用了测试延迟值TVAL4至TVAL8中的每一个的延迟选通信号STD被捕获。在这种情况下，数据DT与测试数据不匹配，并且可确定针对测试延迟值TVAL4至TVAL8的每一个的捕获是失败的。
延迟值计算单元320可计算针对其每一个的捕获都被确定为成功的测试延迟值TVAL1至TVAL3的中间值TVAL2作为选通信号ST的延迟值VAL。此后，当对非易失性存储器装置200执行读取操作时，处理电路110可通过利用计算的延迟值VAL控制选通信号ST的时序来精确地捕获数据DT。
图5是示出图1的数据存储装置10的校准操作方法的流程图。
在步骤S110中，校准块300可将预定测试数据存储在非易失性存储器装置200的数据缓冲器220中。
在步骤S120中，校准块300可读取存储在数据缓冲器220中的数据DT。非易失性存储器装置200可与选通信号ST同步地将数据DT传输到控制器100。
在步骤S130中，校准块300可存储从非易失性存储器装置200接收的数据DT和选通信号ST。
在步骤S140中，校准块300可以使测试延迟值增加单位延迟值UVAL。当校准操作开始时，测试延迟值可被设置为单位延迟值UVAL。
在步骤S150中，校准块300可基于测试延迟值生成延迟选通信号STD。
在步骤S160中，校准块300可通过延迟选通信号STD来捕获数据。
在步骤S170中，校准块300可通过将捕获数据DTC与测试数据DT进行比较来确定捕获是成功还是失败。
在步骤S180中，校准块300可确定测试已经执行的次数是否等于最大测试计数MAXT。换言之，在步骤S180中，校准块300可确定是否已达到最大测试计数MAXT。当确定尚未达到最大测试计数MAXT时，进程可进行到步骤S140，以重复测试，其中选通信号ST基于增加了单位延迟值UVAL的新的测试延迟值被延迟。然后对增加的测试延迟值重复步骤S150至S170。步骤S140至S180的循环可被多次重复，直到其最大次数等于最大测试计数MAXT。当在步骤S180中确定测试已经执行的次数等于最大测试计数MAXT时，进程可进行到步骤S190。
在步骤S190中，校准块300可仅基于针对其每一个的捕获被确定为成功的测试延迟值来计算选通信号ST的延迟值VAL。当针对多于一个的测试延迟值的捕获成功时，校准块300可计算针对其每一个的捕获都被确定为成功的测试延迟值的中间值作为选通信号ST的延迟值VAL。
图6是示出图2的校准块300对多个非易失性存储器装置执行校准操作的方法的简图。
根据实施例，数据存储装置10可包括多个非易失性存储器装置，非易失性存储器装置中的每一个以与图1的非易失性存储器装置200基本相同的方式构造。例如，数据存储装置10可包括4个非易失性存储器装置MEM1至MEM4。在这种情况下，图2的测试单元310可基于10个不同的测试延迟值TVAL1至TVAL10中的每一个，延迟从非易失性存储器装置MEM1至MEM4接收的各个选通信号。对于测试延迟值TVAL1至TVAL10中的每一个，测试单元310可确定通过使用延迟选通信号对从非易失性存储器装置MEM1至MEM4中的每一个接收的数据的捕获是成功还是失败。延迟值计算单元320可计算测试延迟值TVAL3至TVAL5的中间值TVAL4作为非易失性存储器装置MEM1至MEM4的选通信号的延迟值VAL，其中针对测试延迟值TVAL3至TVAL5中的每一个的捕获，对于所有的非易失性存储器装置MEM1至MEM4都被确定为是成功的。此后，对于非易失性存储器装置MEM1至MEM4中的每一个，处理电路110可通过利用由校准块300计算的延迟值VAL控制选通信号的时序来精确地捕获数据。换言之，由校准块300计算的延迟值VAL可被共同地应用于从非易失性存储器装置MEM1至MEM4接收的所有的选通信号。
然而，根据实施例，校准块300可通过根据上述方法对非易失性存储器装置MEM1至MEM4中的每一个执行校准操作来计算不同的延迟值。
图7是示出根据实施例的固态驱动器(SSD)1000的框图。
SSD 1000可包括经由多个通道CH0至CHn而彼此可操作地联接的控制器1100和存储介质1200。
控制器1100可控制主机装置1500和存储介质1200之间的数据交换。控制器1100可包括通过内部总线1170联接的处理器1110、随机存取存储器(RAM)1120、只读存储器(ROM)1130、错误校正码(ECC)单元1140、主机接口(IF)1150和存储介质接口(IF)1160。
控制器1100还可包括包含图1和图2的校准单元300的处理电路110，并且可基本上类似于如图1至图6所描述的控制器100执行校准操作。控制器1100可基于各个不同的测试延迟值来延迟从多个非易失性存储器装置NVM0至NVMn接收的选通信号。对于各个测试延迟值，控制器1100可确定通过使用延迟选通信号中的每一个对从非易失性存储器装置NVM0至NVMn中的每一个接收的数据的捕获是成功还是失败。控制器1100可计算针对其每一个的捕获对于全部非易失性存储器装置NVM0至NVMn都被确定为是成功的测试延迟值的中间值作为非易失性存储器装置NVM0至NVMn的选通信号的延迟值。
处理器1110可控制控制器1100的一般操作。根据来自主机装置1500的数据处理请求，处理器1110可将数据存储在存储介质1200中以及从存储介质1200读取所存储的数据。为有效地管理存储介质1200，处理器1110可控制SSD 1000的诸如合并操作、损耗均衡操作等的内部操作。
RAM 1120可存储将由处理器1110使用的程序和程序数据。RAM1120可在将从主机接口1150接收的数据转移至存储介质1200之前临时存储这些数据，并且可在将从存储介质1200接收的数据转移至主机装置1500之前临时存储这些数据。
ROM 1130可存储将由处理器1110读取的程序代码。程序代码可包括将由处理器1110处理以用于处理器1110控制控制器1100的内部单元的命令。
ECC单元1140可对将存储在存储介质1200中的数据进行编码，并且可对从存储介质1200读取的数据进行解码。ECC单元1140可根据ECC算法检测并校正数据中发生的错误。
主机接口1150可与主机装置1500交换数据处理请求、数据等。
存储介质接口1160可将控制信号和数据传输至存储介质1200。存储介质接口1160可从存储介质1200接收数据。存储介质接口1160可通过多个通道CH0至CHn与存储介质1200联接。
存储介质1200可包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn中的每一个可根据控制器1100的控制来执行写入操作和读取操作。
图8是示出根据本发明的实施例的采用数据存储装置2300的数据处理系统2000的框图。
数据处理系统2000可以是任何适当的电子装置，例如，包括计算机、膝上型计算机、上网本、智能电话、数字电视(TV)、数码相机、导航器等。数据处理系统2000可包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可通过系统总线2500交换数据、控制信号等。
主处理器2100可控制数据处理系统2000的一般操作。主处理器2100可以是例如微处理器的中央处理单元。主处理器2100可执行主存储器装置2200上的诸如操作系统、应用、装置驱动程序等的软件。
主存储器装置2200可存储将由主处理器2100使用的程序及程序数据。主存储器装置2200可临时存储将传输至数据存储装置2300和输入/输出装置2400的数据。
数据存储装置2300可包括控制器2310和存储介质2320。数据存储装置2300可基本上类似于图1的数据存储装置10进行配置和操作。因此，控制器2310可包括包含校准块300的处理单元110，并且可基本上类似于如图1至图6所描述的控制器100执行校准操作。
输入/输出装置2400可包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等，其能够与用户交换数据，诸如从用户接收用于控制数据处理系统2000的命令或向用户提供处理结果。
根据实施例，数据处理系统2000可通过诸如局域网(LAN)、广域网(WAN)、无线网络等的网络2600与至少一个服务器2700进行通信。数据处理系统2000可包括用于访问网络2600的网络接口(未示出)。
虽然上面已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅是本发明的示例，并不意在限制本发明的范围。因此，本文所描述的数据存储装置及其操作方法不应基于所描述的实施例而受到限制。