1.一种装置，包括：
锁存电路，所述锁存电路包括：
至少一个相关电子开关CES元件；以及
控制电路，所述控制电路耦接至所述至少一个CES元件，其中所述控制电路被配置为：
接收至少一个控制信号；并且
基于所述至少一个CES元件和所述至少一个控制信号中的至少一个执行存储数据和输出数据。
2.根据权利要求1所述的装置，其中，所述控制电路包括写入电路，其中所述写入电路被配置为：
接收数据；并且
基于所接收的数据将所述至少一个CES元件编程为多个阻抗状态之一。
3.根据权利要求1或2所述的装置，其中，所述控制电路包括读取电路，其中所述读取电路被配置为基于所述至少一个CES元件的阻抗状态输出所存储的数据。
4.根据权利要求1、2或3所述的装置，其中，所述控制电路包括恢复电路，其中所述恢复电路被配置为基于所述至少一个CES元件的阻抗状态来恢复所述锁存电路的状态。
5.根据权利要求2所述的装置，其中，所述写入电路被配置为：
当所述数据处于第一逻辑电平时，将所述至少一个CES元件编程为第一阻抗状态；并且
当所述数据处于第二逻辑电平时，将所述至少一个CES元件编程为第二阻抗状态。
6.根据权利要求5所述的装置，其中，所述写入电路包括第一晶体管、第二晶体管和第三晶体管，其中：
所述第一晶体管的源极输入被配置为接收第一电源；
所述第一晶体管的漏极输入耦接至所述第二晶体管和所述第三晶体管中的每一个的相应源极输入；
所述第二晶体管的栅极输入被配置为接收所述数据；
所述第二晶体管的漏极输入耦接至所述CES元件的第一输入；
所述第三晶体管的栅极输入被配置为接收所述数据；并且
所述第三晶体管的漏极输入耦接至所述CES元件的第一输入。
7.根据权利要求6所述的装置，其中：
所述第二晶体管当所述数据处于第一逻辑电平时被启用；并且
所述第三晶体管当所述数据处于第一逻辑电平时被禁用。
8.根据权利要求7所述的装置，其中，所述第二晶体管被配置为在被启用时引起电压降。
9.根据权利要求6、7或8所述的装置，其中：
所述第二晶体管当所述数据处于所述第二逻辑电平时被禁用；并且
所述第三晶体管当数据处于第二逻辑电平时被启用。
10.根据权利要求3所述的装置，其中，所述读取电路包括输出节点、第一晶体管、第二晶体管和第三晶体管，其中：
所述第一晶体管的源极输入被配置为接收第一电源；
所述第一晶体管的栅极输入被配置为接收所述至少一个控制信号；
所述第一晶体管的漏极输入连接到所述输出节点；
所述第二晶体管的源极输入连接到所述输出节点；
所述第二晶体管的栅极输入被配置为接收所述至少一个控制信号；
所述第二晶体管的漏极输入连接到所述第三晶体管的源极输入；
所述第三晶体管的源极输入连接到所述第二晶体管的漏极输入和所述至少一个CES元件的第一输入，并且其中所述至少一个CES元件的第二输入耦接至第二电源；
所述第三晶体管的栅极输入被配置为接收所述至少一个控制信号；并且
所述第三晶体管的漏极输入连接到所述第二电源。
11.根据权利要求10所述的装置，其中，所述读取电路被配置为：
当所述至少一个CES元件处于第一阻抗状态时在所述输出节点处提供第一输出；并且
当所述至少一个CES元件处于第二阻抗状态时在所述输出节点处提供第二输出。
12.根据权利要求10或11所述的装置，其中，所述第一晶体管和所述第三晶体管的阻抗值等于所述第二晶体管的阻抗值的至少两倍。
13.根据权利要求5所述的装置，其中，所述写入电路包括第一晶体管、第二晶体管和第三晶体管，其中：
所述第一晶体管的源极输入耦接至所述第二晶体管的源极输入，并且其中所述第一晶体管的源极输入被配置为接收第一电源；
所述第一晶体管的栅极输入被配置为接收所述数据；
所述第一晶体管的体输入被配置为接收第二电源；
所述第一晶体管的漏极输入耦接至所述第三晶体管的源极输入；
所述第二晶体管的源极输入耦接至所述第一晶体管的源极输入，并且其中所述第二晶体管的源极输入被配置为接收所述第一电源；
所述第二晶体管的栅极输入耦接至所述数据；
所述第二晶体管的体输入耦接至所述第二晶体管的源极输入；
所述第二晶体管的漏极输入耦接至所述第三晶体管的源极输入；
所述第三晶体管的体输入被配置为接收所述第一电源；并且
所述第三晶体管的漏极输入耦接至所述至少一个CES元件的第一输入，并且其中所述至少一个CES元件的第二输入耦接至第三电源。
14.根据权利要求13所述的装置，其中：
所述第一晶体管当所述数据处于第一逻辑电平时被启用；并且
所述第二晶体管当所述数据处于第一逻辑电平时被禁用。
15.根据权利要求14所述的装置，其中，所述第一晶体管被配置为在被启用时引起电压降。
16.根据权利要求13、14或15所述的装置，其中：
当所述数据处于所述第二逻辑电平时，所述第一晶体管被禁用；并且
当所述数据处于所述第二逻辑电平时，所述第二晶体管被启用。
17.根据权利要求3所述的装置，其中，所述读取电路包括输出节点、第一晶体管和第二晶体管，其中：
所述第一晶体管的源极输入被配置为接收第一电源；
所述第一晶体管的栅极输入被配置为接收所述至少一个控制信号；
所述第一晶体管的漏极输入连接到所述输出节点；
所述第二晶体管的源极输入连接到所述输出节点；
所述第二晶体管的栅极输入被配置为接收所述至少一个控制信号；并且
所述第二晶体管的漏极输入连接到所述至少一个CES元件的第一端子，并且其中所述至少一个CES元件的第二输入耦接至第二电源。
18.根据权利要求17所述的装置，其中，所述读取电路被配置为：
当所述至少一个CES元件处于第一阻抗状态时在所述输出节点处提供第一输出；并且
当所述至少一个CES元件处于第二阻抗状态时在所述输出节点处提供第二输出。
19.根据权利要求2所述的装置，其中，所述写入电路包括：
第一晶体管堆叠，被配置为当所述数据处于第一逻辑电平时将所述至少一个CES元件从所述多个阻抗状态编程为第一阻抗状态；以及
第二晶体管堆叠，被配置为当所述数据处于第二逻辑电平时将所述至少一个CES元件从所述多个阻抗状态编程为第二阻抗状态。
20.一种方法，包括：
由锁存电路接收至少一个控制信号，其中所述锁存电路包括至少一个相关电子开关(CES)元件；并且
基于所述至少一个控制信号执行将数据存储到所述锁存电路中以及从所述锁存电路输出数据中的至少一个。