与式闪存存储器的制作方法

本发明属于半导体技术领域，涉及一种与式闪存存储器，且特别是有关于一种具有多维度存储单元阵列的与式闪存存储器。

背景技术：

随着电子科技的进步，电子装置成为人们生活的重要工具。在电子装置中，设置高品质的非易失性的存储元件，是本领域的重要课题。

在现有的非易失性存储器中，闪存存储器为近年来常被使用。常见的闪存存储器包括与非式(nand)、或非式(nor)以及较新被推出的与式(and)闪存存储器。与式闪存存储器可应用在多维度的闪存存储单元阵列中，其中，在现有技术中，当要针对与式闪存存储单元进行擦除或是编程动作时，需使被使能的位线上的存储单元中，所属的位线以及源极线相互短路，并依据位线是否被掩蔽的状态，施加所需要的驱动电压。

承续上述，在现有技术中，上述的驱动电压由页缓冲器来提供。而在擦除动作或在编程动作中，页缓冲器需要依据位线是否为被掩蔽位线来提供一个具有相对高电压值的驱动电压。然而，现有技术中的页缓冲器仅能提供数位的逻辑电压，造成存储单元被执行编程及擦除动作的效率不佳。

技术实现要素：

本发明提供一种与式闪存存储器，可提升执行存储单元编程动作以及擦除动作的效率。

本发明的与式闪存存储器包括存储单元阵列、多个页缓冲器以及多个电压偏移电路。存储单元阵列耦接至多条位线。页缓冲器分别通过多个开关以耦接至位线。页缓冲器分别提供多个控制信号。其中，控制信号在第一电压与参考电压之间转态。电压偏移电路分别耦接至位线以及页缓冲器。电压偏移电路分别接收控制信号并偏移控制信号的电压值以产生多个驱动信号，并分别提供驱动信号至位线。其中，驱动信号在第二电压与参考电压之间转态，第二电压大于第一电压。

基于上述，本发明在页缓冲器以及位线之间设置电压偏移电路。电压偏移电路用以通过偏移页缓冲器所提供的控制信号的电压值，来产生驱动信号，并借以使在编程动作下，被掩蔽的位线可具有够高的电压值，并使在擦除动作下，被擦除的位线也可具有够高的电压值。如此一来，存储单元的擦除以及编程动作可以有效的被执行，提升与式闪存存储器的工作效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1绘示本发明一实施例的与式(and)闪存存储器的示意图。

图2绘示本发明实施例的电压偏移电路的实施方式的示意图。

图3a至图3d绘示本发明实施例的与式闪存存储器的多个不同动作方式的示意图。

图4绘示本发明实施例的与式闪存存储器的位线、源极线的反应速度的示意图。

图5绘示本发明实施例的与式闪存存储器的局部布局架构的示意图。

图6a以及图6b绘示本发明实施例的与式闪存存储器的局部布局架构的示意图。

【符号说明】

100、300：与式闪存存储器

110、310：存储单元阵列

121～12n、321、322、611、612：页缓冲器

131～13n、200、331、332、631、632：电压偏移电路

520、z1、6211～621a、6221～622a：区域

631-1、632-1：第一部分

631-2、632-2：第二部分

bl1～bln、blx：位线

bsw1～bswn：等化开关

cs1～csn、ctr1～ctrn、ctrx：控制信号

dv1～dvn、dvx：驱动信号

es：等化控制信号

gn1～gn3、gp1～gp3：栅极结构

m1、m2、m11～m23：晶体管

mc11～mc2n、mc1、mc2：存储单元

ne1：端点

sa：间距

sl1～sln、slx：源极线

ss：源极线选择信号

sw11～sw1n、sw21～sw2n：开关

vpp：第二电压

wg：宽度

wl1、wl2：字线

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

请参照图1，图1绘示本发明一实施例的与式(and)闪存存储器的示意图。与式闪存存储器100包括存储单元阵列110、多个页缓冲器121～12n以及多个电压偏移电路131～13n。存储单元阵列110具有多个存储单元mc11～mc2n，并耦接多条位线bl1～bln以及多条源极线sl1～sln。在本实施例中，存储单元mc11～mc1n共同耦接字线wl1，存储单元mc21～mc2n共同耦接字线wl2。此外，位线bl1～bln分别对应源极线sl1～sln，在与式闪存存储器100中，另包括多个等化开关bsw1～bswn，其中，等化开关bsw1～bswn分别耦接在位线bl1～bln以及源极线sl1～sln间。等化开关bsw1～bswn依据等化控制信号es以被导通或断开。

在本实施例中，页缓冲器121～12n分别通过开关sw11～sw1n耦接至位线bl1～bln，其中页缓冲器121～12n分别产生控制信号cs1～csn，并分别用以控制开关sw11～sw1n的导通或断开状态。源极线sl1～sln分别通过开关sw21～sw2n以耦接至一共同源极线。源极线sl1～sln依据源极线选择信号ss以被导通或断开。

值得注意的，电压偏移电路131～13n分别耦接至页缓冲器121～12n，并分别耦接至位线bl1～bln。电压偏移电路131～13n分别接收页缓冲器121～12n所产生的控制信号ctr1～ctrn，并分别依据控制信号ctr1～ctrn产生驱动信号dv1～dvn。电压偏移电路131～13n分别传送驱动信号dv1～dvn至对应的位线bl1～bln。在此请特别注意，在本实施例中，控制信号ctr1～ctrn在第一电压与参考电压之间转态，而驱动信号dv1～dvn则可在第二电压与参考电压之间转态，其中，第二电压大于第一电压。参考电压则可以为接地电压，例如为0伏特。

进一步来说明，以电压偏移电路131为范例，若当页缓冲器121传送等于参考电压的控制信号ctr1至电压偏移电路131时，电压偏移电路131可产生等于第二电压的驱动信号dv1，并提供等于第二电压的驱动信号dv1至位线bl1。若当页缓冲器121传送等于第一电压的控制信号ctr1至电压偏移电路131时，电压偏移电路131可产生等于参考电压的驱动信号dv1，并提供等于参考电压的驱动信号dv1至位线bl1。

进一步来说明，在当存储单元阵列100执行擦除动作或是编程动作时，等化开关bsw1～bswn可依据等化控制信号es而被导通，并使相对应的位线以及源极线(例如位线bl1以及源极线sl1)相互短路。在此同时，电压偏移电路131～13n可依据所对应的位线是为被掩蔽、被编程或是被擦除的状态，来提供适当驱动电压dv1～dvn至对应的位线bl1～bln。

在本实施例中，页缓冲器121～12n可依据对应的位线bl～bln上存储单元所要写入的数据进行分码的动作，并据此以产生控制信号ctr1、ctrn。并且，在执行存储单元的编程或擦除动作的同时，页缓冲器121～12n可产生对应的控制信号cs1～csn，以分别控制开关sw11～sw1n的导通或断开状态。

关于与式闪存存储器100的擦除动作、编程动作以及读取动作的实施细节，在后面的实施例，会有详细的说明。关于页缓冲器121～12n的硬件架构，则可应用本领域技术人员所熟知的页缓冲器的电路架构来实施，没有固定的限制。

在本发明实施例中，存储单元阵列110可以为二维的存储单元阵列，或也可以为三维的存储单元阵列，没有固定的限制。

以下请参照图2，图2绘示本发明实施例的电压偏移电路的实施方式的示意图。电压偏移电路200包括晶体管m1以及晶体管m2。晶体管m1具有第一端接收第二电压vpp。晶体管m1的控制端耦接至对应的各位线，并用以接收对应的驱动信号dvx。晶体管m1的第二端则耦接至晶体管m2的第一端(端点ne1)。晶体管m2的控制端接收对应的驱动信号ctrx。晶体管m2的第二端接至对应的各位线，并提供对应的各驱动信号dvx。此外，晶体管m2的基极接收第二电压vpp。

在本实施例中，晶体管m1为耗尽式的n型晶体管，晶体管m2则可以为增强式的p型晶体管。在初始状态下，可使对应的位线上的电压(等于驱动信号dvx的电压)为0伏特。在控制信号ctrx为2.3伏特的条件下，端点ne1上的电压会逐渐地被降低，直到晶体管m2被断开为止，并使端点ne1被浮接。在晶体管m2的临界电压为-1.5伏特的条件下，端点ne1上的电压可维持在约3.8伏特。在此时，晶体管m2的栅极与源极间的电压差vgs_p＝vctrx-vne1，其中vctrx为控制信号ctrx的电压值，vne1为端点ne1上的电压值。

承续上述的说明，以第二电压vpp的电压值为5～10伏特为范例，晶体管m1的栅极与源极间的电压差vgs_n＝vdvx-vne1，其中vdvx为驱动信号dvx的电压值，在初始状态下被设定为0伏特。因此，电压差vgs_n可等于-vne1。在晶体管m1的临界电压为-2.8伏特的条件下，在当端点ne1上的电压值约等于3.8伏特的条件下，晶体管m1可以被断开。

在另一方面，在当晶体管m2所接收的控制信号ctrx的电压变更为参考电压(例如0伏特)时，晶体管m2被导通，并使端点ne1上的电压值vne1等于3.8伏特+vx。其中vx为晶体管m2导通所产生的正反馈而提供的电压值。在此时，流经晶体管m2的电流ip＝vx×gm_p，其中gm_p为晶体管m2的转导值。

随着晶体管m2上产生的电流ip，驱动信号dvx的电压值vdvx随着上升，其中电压值vdvx＝vx×gm_p×rp，其中rp为晶体管m2所提供的电阻值。接着，晶体管m1开始导通，并提供放电路径，在此，晶体管m1提供的放电电流in可等于dvx×gm_p×rp×gm_n。如此一来，端点ne1上的电压值vne1可等于dvx×gm_p×rp×gm_n×rn。

由上述说明可以得知，通过导通的晶体管m2所提供的正反馈，可使驱动信号dvx以及端点ne1上的电压vdvx以及vne1快速的上升，并使驱动信号dvx以及端点ne1上的电压vdvx以及vne1可等于第二电压vpp，并提供位线足够高电压值的驱动信号dvx。

在此请注意，图2绘示的电压偏移电路200仅只是一个实施范例，不用以限缩本发明的保护范围。事实上，任意本领域技术人员所熟知的电压偏移(levelshifter)电路都可以应用在本发明中。

以下请参照图3a至图3d，图3a至图3d绘示本发明实施例的与式闪存存储器的多个不同动作方式的示意图。在图3a中，在与式闪存存储器300中，存储单元阵列310包括多个存储单元mc1、mc2，存储单元mc1耦接在位线bl1、源极线sl1间，且存储单元mc2耦接在位线bl2、源极线sl2间。此外，等化开关bsw1以及bsw2分别对应存储单元mc1、mc2。等化开关bsw1耦接在位线bl1、源极线sl1间，等化开关bsw1则耦接在位线bl2、源极线sl2间。

在本实施例中，电压偏移电路331、332分别耦接至位线bl1、bl2，并分耦接至页缓冲器321、322。电压偏移电路331、332并分别接收页缓冲器321、322所产生的控制信号ctr1、ctr2，且分别依据控制信号ctr1、ctr2以产生驱动信号dv1、dv2，其中，驱动信号dv1、dv2分别提供至位线bl1、bl2。

在本实施例中，页缓冲器321、322分别通过开关sw11以及sw12以分别耦接至位线bl1、bl2。页缓冲器321、322并分别提供控制信号cs1、cs2以控制开关sw11以及sw12的导通或断开动作。

在图3a中，与式闪存存储器300先执行初始化动作，并使开关sw21、sw22依据源极线选择信号ss被导通，并使共同源极线csl耦接至参考电压gnd。在此同时，等化开关esw1、esw2依据等化控制信号es被导通，如此一来，位线bl1、bl2以及源极线sl1、sl2均被等化至参考电压gnd。

附带一提的，在初始化动作中，开关sw11、sw12被断开。上述的等化控制信号es、源极线选择信号ss以及字线信号wl1均可通过与式闪存存储器300内部的控制器来产生。与式闪存存储器300内部的控制器可通过本领域技术人员所熟知的存储器控制电路来实施，没有特别的限制。

接着，请参照图3b，在执行编程动作时(例如以页为单位的编程动作)，以存储单元mc1为被掩蔽的存储单元，且存储单元mc2为被编程存储单元为例，位线bl1为被掩蔽位线而位线bl2则为被编程位线。等化开关esw1、esw2被导通，使位线bl1、源极线sl1相互短路，并使位线bl2、源极线sl2相互短路。此外，页缓冲器322提供控制信号cs2以使开关sw12被导通，页缓冲器321则提供控制信号cs1以使开关sw11被断开。另外，开关sw21、sw22为导通的状态，共同源极线csl则耦接至参考电压gnd。

在另一方面，页缓冲器321、322并分别提供为2.3伏特(第一电压的电压值)的控制信号ctr2至电压偏移电路332，以及提供为0伏特(由2.3伏特转态为0伏特)的控制信号ctr1至电压偏移电路331。在电压偏移电路331、332所接收的第二电压vpp为8伏特的条件下，电压偏移电路331可产生等于8伏特的驱动信号dv1，电压偏移电路332则可产生等于0伏特的驱动信号dv2。通过提供例如等于16～22伏特的电压至字线wl1，则可使存储单元mc2进行编程动作，并使存储单元mc1被掩蔽以维持内部储存的数据。

在此，在编程动作被执行时，电压偏移电路331可接受为编程掩蔽电压(例如为8伏特)来作为第二电压vpp，并提供至对应的位线bl1、源极线sl1以完成掩蔽的动作。

在图3c中，在执行擦除动作时，以存储单元mc2为被掩蔽的存储单元，且存储单元mc1为被擦除存储单元为例，电压偏移电路331、332接收为擦除电压(例如为10伏特)的第二电压vpp，在此，擦除电压高于前述的编程掩蔽电压。另外，开关sw21、sw22被断开。而等化开关esw1、esw2则被导通，以使位线bl1、源极线sl1相互短路，并使位线bl2、源极线sl2相互短路。此外，页缓冲器322提供控制信号cs2以使开关sw12被导通，页缓冲器321则提供控制信号cs1以使开关sw11被断开。

在另一方面，页缓冲器321、322并分别提供为2.3伏特(第一电压的电压值)的控制信号ctr2至电压偏移电路332，以及提供为0伏特(由2.3伏特转态为0伏特)的控制信号ctr1至电压偏移电路331。如此一来。电压偏移电路331可依据转态为0伏特的控制信号ctr1以提供等于第二电压vpp(例如为10伏特)的驱动信号dv1至位线bl1。电压偏移电路332则可依据为2.3伏特的控制信号ctr2以提供等于参考电压gnd(例如为0伏特)的驱动信号dv2至位线bl2。通过提供电压(-6～-12伏特)至字线wl1，可使存储单元mc1被擦除，并使存储单元mc2被掩蔽而不被擦除，完成与式存储器300的擦除动作。

在图3d中，在进行读取动作时，开关sw21、sw22被导通，共同源极线csl耦接至参考电压gnd，并使参考电压gnd被提供至源极线sl1、sl2。等化开关esw1、esw2依据等化控制信号es被断开，页缓冲器321、322则分别提供控制信号cs1、cs2使开关sw11、sw12被导通。在本实施例中，建构开关sw11、sw12的晶体管为n型晶体管，并可作为钳位晶体管。在建构开关sw11、sw12的晶体管的临界电压为0.7伏特，且在控制信号cs1、cs2为1.5伏特的条件下，位线bl1、bl2上的电压可以为0.8伏特。

在另一方面，电压偏移电路331、332接收等于2.3伏特的控制信号ctr1、ctr2，并使电压偏移电路331、332中的晶体管均被断开。因此，在读取动作下，电压偏移电路331、332被禁能，不会对位线上的电压值产生影响。

通过被导通的开关sw11、存储单元mc1以及被导通的开关sw21形成的电流回路，页缓冲器321可通过感测放大器(senseamplifier)来感测出存储单元mc1中所储存的数据，达到读取的目的。同样的，通过被导通的开关sw21、存储单元mc2以及被导通的开关sw22形成的电流回路，页缓冲器322也可通过感测放大器来感测出存储单元mc2中所储存的数据，达到读取的目的。

以下请参照图4，图4绘示本发明实施例的与式闪存存储器的位线、源极线的反应速度的示意图。其中，当与式闪存存储器执行编程动作或擦除动作时，以位线、源极线需拉升至电压v2(例如10伏特)为范例，在当位线、源极线上的等效电容值均为0.78皮法拉(pf)为例，由位线、源极线的电压上升曲线410可以得知，位线、源极线的电压上升的设定时间t1约为1.04微秒。在另一方面，当与式闪存存储器执行读取动作时，以位线、源极线需拉升至电压v1(例如0.8伏特)为范例，在当位线、源极线上的等效电容值均为0.78皮法拉(pf)为例，由位线、源极线的电压上升曲线420可以得知，位线、源极线的电压上升的设定时间t2约为14纳秒。

以下请参照图5，图5绘示本发明实施例的与式闪存存储器的局部布局架构的示意图。在图5中，多个电压偏移电路可以布局在区域520中。其中，在区域520中设置多个n型耗尽式晶体管m11、m12、m13，并设置多个p型晶体管m21、m22、m23。其中，晶体管m11、m21形成第一组电压偏移电路；晶体管m12、m22形成第二组电压偏移电路；晶体管m13、m23则形成第三组电压偏移电路。而值得注意的，晶体管m21、m22、m23可以布局在相同的n型阱区(n-well)中，并可减低布局所需的面积。

在本实施例中，每一组的电压偏移电路可以对应多条位线以及源极线。在图5中，多条的位线bl以及源极线sl可以交错的被布局在一个区域z1中。而晶体管m13、m23所形成的第三组电压偏移电路则可对应区域z1进行布局。在本实施例中，晶体管m11～m13分别具有栅极结构gn1～gn3，并具有相同的宽度wg例如等于1微米。另外，晶体管m11～m13彼此间的间距sa则约等于0.6微米。另外，晶体管m21～m23分别具有栅极结构gp1～gp3，并具有相同的宽度wg例如等于1微米。另外，晶体管m21～m23彼此间的间距sa则约等于0.6微米。

值得一提的，关于上述的布局尺寸都只是说明用的范例，不用以限缩本发明的保护单位。本领域技术人员可依据工艺规范以及实际的需求来进行晶体管尺寸以及间距的设置，没有特定的限制。

以下请参照图6a以及图6b，图6a以及图6b绘示本发明实施例的与式闪存存储器的局部布局架构的示意图。在图6a中，多个等化开关可布局在区域6211～621a以及6221～622a中，并形成一第一布局区域。页缓冲器611以及612则分别区域6211～621a以及6221～622a以布局在一第二布局区域中。另外，电压偏移电路631、632分别对应页缓冲器611以及612以布局在第一布局区域以及第二布局区域间。

另外，第一布局区域并可用以布局多个与位线blx、源极线slx相关连(连接)的开关，如图1实施例中的开关sw21～sw2n以及sw11～sw1n。

在图6b中，用以布局等化开关的区域6211～621a可区分为区域6211～621b、621b+1～621a，区域6221～622a则可区分为区域6221～622b、622b+1～622a，而页缓冲器、电压偏移电路则可对应为区域6211～621b、区域6221～622b以及区域621b+1～621a、区域622b+1～622a以区分为第一部分631-1、632-1以及第二部分631-2、632-2。其中，页缓冲器、电压偏移电路的第一部分631-1、632-1可布局在用以布局等化开关的第一布局区域的第一侧边。页缓冲器、电压偏移电路的第二部分631-2、632-2布局在用以布局等化开关的第一布局区域的第二侧边，其中第一侧边与的二侧边相对。

综上所述，本发明通过设置电压偏移电路，并在与式闪存存储器执行编程动作或擦除动作时，依据页缓冲器所提供的控制信号以产生驱动信号。驱动信号用以被提供至对应的位线，并使存储单元可以有效的被编程、被擦除或执行被掩蔽的动作，确保所储存的数据的正确性。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有公知常识的技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。