专利名称：用于生成参考电压来读出铁电存储器的电路装置的制作方法
技术领域：
本发明涉及一种用于生成参考电压来读出和分析从铁电存储器的存储单元中用恒定极板电压经位线读出的读出信号的电路装置，该电路装置具有一种参考电压装置和一种接到位线上的选择和分析装置。
在动态写/读存储器(DRAM)中，读出信号众所周知地位于0值参考电位的上方或下方。这在图8中有清楚的说明，其中示出了读出信号“1”以及读出信号“0”的时间过程。在该实施例中，电压值V大于VREF时为“1”，小于VREF时为“0”。在此，0V或接近0V的参考信号VREF的生成相对简单。
在铁电存储器(FeRAM)中，这种情况却比较复杂此时两个读出信号“1”和“0”是大于0V的，并且具有图7所示的电压V与时间t的依赖过程。由于两个读出信号“1”和“0”的这种同方向的变化过程，一直位于“0”和“1”中间的参考信号VREF比在DRAM中更难以生成。
因此，为了解决这个问题，首先在FeRAM中采用了由两个各包含一个晶体管(T)和一个电容(C)的单元组成的双单元(所谓的2T2C单元)。对此，在第一单元中写入要存储的信号，而在第二单元中写入与此互补的信号，即所谓的互补信号。于是在读出时提供两个信号。这种措施的缺点在于一方面有相对大的面积要求，另一方面由于所谓的“印记(Imprint)”效应而降低了信噪比。
关于大的面积要求的问题固然可以通过具有一个晶体管和一个电容的单独单元(1T1C单元)而得到解决。于是，1T1C单元在原则上可以达到与DRAM中相近似的存储器密度，然而却需要参考单元来生成参考信号(对此参见H.Koike等人的“一种具有非驱动单元极板线写/读的60 ns 1-Mb稳定铁电存储器(A 60 ns 1-Mb NonvolatileFerroelectric Memory with a Nondriven Cell Plate LineWrite/Read)”，IEEE固态电路期刊，31卷，11号，1996年11月，1625-1634页)。如果该公开的1T1C单元以与DRAM单元相近似的方式来应用，那么参考单元的单元电容Cr必须作为原本存储单元的单元电容Cs来进行不同的设置。此时缺点在于，单元电容Cr必须要能精细调节，以便真正获得一个正确的参考电压VREF来作为“1”及“0”的两个电压V1和V0的数学平均值，由于工艺变化和其他影响，这总会给分析器带来读出信号的损失。这首先在低供电电压的情况下是不利的。存储单元和参考单元的不同老化效应同样可能是一种缺点。
该缺点在上述问题的另一解决方案中得到避免(参见H.Hirano等人的“具有位线驱动读设计的2V/100 ns 1T/1C稳定铁电存储器构造(2V/100 ns 1T/1C Nonvolatile Ferroelectric Memory Architecturewith Bitline-Driven Read Scheme…”，IEEE固态电路期刊，32卷，5号，1997年5月，649-654页)，其中存储单元的老化得到避免，其方式是使它在0V时一直保持非极化的状态。其实现是通过在参考单元复位时预给定某一置位电压。但是，可获得的参考电压的精确性则依赖于该置位电压及其温度变化过程。
一般在铁电存储器中，待读的存储单元以具有譬如由钡钽酸铋(SBT)或锆钛酸铅(BZT)构成的铁电介质的电容的形式借助选择晶体管与位线相联。由于电容的这种情况，在位线上获得一个几百mv数量级的有效信号。该相对较小的有效信号在读放大器中被放大到“1”或“0”的完全逻辑电平。然而该读放大器需要-上文已指出-一种参考电压，在理想情况下，此时该参考电压应当是从存储单元读出“0”或“1”时所得到的电压的平均值(对此再次参见图7)。
在此，这个参考电压VREF可以如此来生成，即通过在位线对上读出含有相反信息的两个参考单元。然后，通过位线对的随即短路构造出两个先前所得到的读出信号的数学平均值。参考信号在两个位线之一上得到保持，而另一个位线上待读的存储单元则被激活。此后在读放大器中，读出的电压与参考电压进行比较并放大到完全的逻辑电平。
这种措施虽然能够较精确地生成参考信号，但是由于生成各个信号是一系列的过程，故需要相对长的时延。
借助两个参考单元来顺序地生成参考电压，并随即读取存储单元，这在图9的信号图中得到了生动的说明读周期譬如在t＝10ns时借助扫描信号或选通信号(STB)的负边沿开始。接着在时间段(A)内生成参考电压。对此，首先是两个位线被放电到0V(“pre”)，接着读出带有相反信息的两个参考单元(“ref”)，然后通过两个位线的短路来构造出数学平均值(“短路”)。在下一时间段“B”中，待读的位线被放电到0V(“prerd”)，然后读出存储单元(“读”)。此时，在待读的位线上存在一个按存储单元的存储内容而大于或小于参考电压的电压。在紧接着的放大过程中，在时间段“C”期间该小电压差被放大到完全的逻辑电平。大约在t＝70ns时，也即读周期开始约60ns之后，在位线BL或BBL上提供读出的信息以便作进一步的处理。最后在时间段“D”期间还要把信息写回参考单元中，并返回到静止状态。
为此，本发明的任务在于创造一种用于生成参考电压的电路装置，其中尽管缩短了读周期，却能够提供具有精确电平的参考电压。
根据本发明，该任务在文章开头所述种类的电路装置中得到解决，其方式是参考电压装置由两个施加了互补信号的参考单元组成，而这两个参考单元可同时被读出到选择和分析装置中以便用于生成参考电压。
也就是说，在本发明的电路装置中同时采用了两个参考单元。这两个参考单元在读过程开始之前通过两个导线预充电到“1”或“0”，使得在一个参考单元中存储一个对应于“1”的电压，且在另一参考单元中存储一个对应于“0”的电压。然后两个参考单元在读过程开始时同时输出到一个参考位线上，使得其在参考位线上调节出一个精确的参考电压VREF。
在一个优选的实施方案中，把“1”及“0”写回到参考单元中可以通过专门设置的供电线路来实现。
本发明的另一个优选实施方案规定，参考单元可以每次通过位线单独再充电，为此采取如下合适的电路措施每个参考单元总是可以通过一个由字线控制的选择晶体管而被联接到位线对中两个位线的每一个上。
在本发明的另一个有利的扩展中，两个参考单元与另外一个位线对相联，并且可以分别通过一个选择晶体管被读至选择和分析装置中。
由此能够实现，从存储单元中生成读出信号或有效信号不是在参考电压之后，而是与参考电压同时生成的。也就是说，参考电压不在那个用来控制待读存储单元的位线对上生成。具体地说，为了生成参考电压，位线对应用在另一阵列中，在该阵列上又可以读出带有相反信息的两个参考单元。通过随后的位线对短路来再次获得两个信号的数学平均值。随着参考电压的生成，同时也在一个与参考单元阵列不同的阵列中读出原本的存储单元。通过相应控制的选择晶体管，读出信号和参考信号被接到读放大器的输入上去，并在那里进行放大。
通过读过程的这种“并行化”，从而大大缩短了读访问。这里也不需要附加的位线，原因是为了生成参考电压，可以充分利用其他阵列中未使用的位线对。
下文借助附图对本发明进行详细解释。其中
图1示出了本发明的第一种实施例的电路图，图2示出了用于解释图1实施例中的信号过程的曲线图，图3示出了本发明的第二种实施例的电路图，图4示出了用于解释图3实施例中的信号过程的曲线图，图5示出了本发明的第三种实施例的电路图，图6示出了用于解释图5实施例中的信号过程的曲线图，图7示出了用于解释在FeRAM中调节参考电压VREF的曲线图，图8示出了用于解释DRAM中的参考电压VREF的曲线图，以及图9示出了用于解释在存在一种电路装置时的信号过程曲线图。
图7至9已在前文中进行了解释。图中对于相应的元件及信号过程均采用相同的符号。
在图1的电路装置中，位线B1和B2在时间点t0(参见图2)通过预充电导线VE和VL(“预充电”)均被保持在一半电源电位VCC/2。为此，位线B1及B2通过晶体管T7、T8和T9接到导线VL及VE上。
在时间点t1，通过把导线VE变成0V而把位线B1和B2预充电到0V。
在时间点t2，通过把字线Wi以及DW1和DW2接通到位线B2，从而施加了极板电压VP的存储单元C1的单元内容通过晶体管T5被输出，而带有极板电压DVP的参考单元DC0、DC1的内容则通过晶体管T3和T4被施加到参考位线B1上。从而在参考位线B1上获得了作为“1”信号和“0”信号中值的参考电压。用于使参考单元DC0、DC1再充电的电源导线S1、S2在该时间点通过晶体管TS1、TS2而被截止。
如果位线和参考位线互换，也就是说B1形成位线而B2形成参考位线，那么字线Wi＋1以及DW3和DW4被激活。其余的工作将以与上文所述相对应的方式来进行。存储单元在这种情况下通过存储器电容C2构成。
在时间点t3，由分析信号VBEWERTER来激活选择和分析装置10；在所描绘的情况下，在位线B2上读出的“1”被放大到电压VCC，并且参考位线B1下拉到0V。在读出“0”时，该过程正好相反。
通过在时间点t4把电源导线S1置为VCC、把导线Vp置为VCC、以及把导线Vn置为0V，参考单元DC1和DC0可极化到“1”及“0”。
最后在时间点t5，所有的字线DW1、DW2、DW3、DW4、Wi、Wi＋1被截止，导线VL上的信号被置为VCC，并且导线VE的信号被置为VCC/2，使得位线B1、B2成为VCC/2。通过最终把导线S1置为VCC和把导线Vp和Vn置为VCC/2，参考单元DC0、DC1上的电压便被置为0V，原因是极板电压VP为VCC/2。
为了避免位线B2与参考位线B1的电容不平衡，参考单元DC0、DC1的电容只选为存储单元电容CB的一半大。如果由于设计的原因而不能使参考单元DC0、DC1的电容实现半分，那么就同时调节单元极板电压VP，使得对电容的不平衡进行补偿。
图1和2的实施例的电路装置尤其具有下列优点-该电路装置与已有的参考电压电路相比非常快。
-参考电压VREF正好位于“1”和“0”之间。
-参考电压VREF对温度波动较不敏感。
-参考电压VREF对老化影响和疲劳较不敏感；这是符合目的的，因为参考单元DC0、DC1一般比正常的存储单元要进行更频繁的再编程操作。
-通过偏移极板电压VP和/或DVP还可以譬如在FeRAM试验中譬如通过激光通信来校正参考电压，以便用于调节极板电压VP。
-也就是说，在本实施例中，随着存储器信号的读出，把两个参考单元DC0、DC1同时接到一个位线B1上，以便生成参考电压。其特殊的优点在于，可以实现迅速而精确的读出。把“1”和“0”写回到参考单元中是通过特殊设置的供电导线来实现的。因而为常见的铁电存储单元附加地设置了具有“1”和“0”的两个参考单元，其中这些参考单元如此来联接，使得可获得精确的参考电压VREF。
下文将借助图3和4对本发明电路装置的另一实施例进行解释。在该实施例中，位线B1、B2也在时间点t0通过预充电导线VE及VL保持在一半的供电电压VCC/2。
在时间点t1，预充电导线VE变为0V，以便把位线B1和B2预充电到0V。
在时间点t2，通过把字线Wi以及DW1和DW3接到位线B2上，存储单元C1的存储单元内容通过晶体管T5输出，而参考单元DC0、DC1的参考单元内容在参考位线B1上输出，使得在参考位线B2上获得作为“1”信号和“0”信号之间中值的参考电压。
如同图1和2的实施例中一样，如果位线和参考位线互换，使得导线B1为位线，而导线B2为参考位线，那么，字线Wi＋1和DW2以及DW4被激活。
在时间点t3，由分析信号VBEWERTER激活选择和分析装置10，并在所描绘的情况下，位线B2上读出的“1”被放大到电压VCC，而参考位线B1被拉至0V。在读出“0”的情况下，其过程与此相反。
在时间点t4，为了把正确的信号写回到参考单元DC1中，字线DW3截止，并且字线DW4被激活。如果位线和参考位线倒转，也即B1构成位线而B2构成参考位线，那么，字线DW1便被截止，而字线DW2被激活。
在时间点t5，字线Wi被截止，并且预充电导线VL被置为VCC，而预充电导线VE被置为VCC/2。从而位线B1、B2位于VCC/2。通过激活字线DW1和DW4，参考单元DC0、DC1上的电压变为0V，原因是极板电压VP位于VCC/2。接着全部字线DW1、DW2、DW3、DW4、Wi、Wi＋1被截止。
为了对参考单元DC0、DC1进行充电和放电，开关晶体管T11、T12、T13、T14可以通过各自的字线DW1、DW2、DW3和DW4来进行控制，于是由这些晶体管使参考单元被接至位线B1及B2，或使参考单元与其断开。
为了避免位线B2与参考位线B1的电容(或反过来)不平衡，与图1和2的实施例中相类似，参考单元DC0和DC1被选择得只有存储单元CB的一半大。如果由于设计的原因而不能实现参考单元DC0、DC1的电容的半分，那么就同时调节极板电压DVP和/或VP，使得对电容的不平衡进行补偿。
与图1和2的实施例相类似，图3和4的本实施例也尤其具有下列优点
-该电路装置与已有的参考电压电路相比非常快；附加需要的时间t4并没有增加到访问时间中。
-参考电压VREF正好位于“1”和“0”之间。
-参考电压对温度波动较不敏感。
-参考电压对老化影响和疲劳较不敏感；这是符合目的的，因为参考单元DC0、DC1一般比正常的单元要进行更频繁的再编程操作。
-通过偏移极板电压VP还可以譬如在FeRAM试验中通过激光通信来校正参考信号，以便用于调节极板电压VP。
-与图1和2的第一实施例一样，每个位线对只需要两个参考单元。
与图1的实施例相反，在图2的实施例中，对参考单元的再充电是利用专门合适的电路措施(参见晶体管T11至T14)并通过从位线B1和B2写回而实现的。
下文借助图5和6对本发明的另一优选实施例进行解释。
在该实施例中，与DRAM中相类似，在两存储器阵列21、22之间有一个作为选择和分析装置10的读放大器，并且该放大器由存储器阵列21、22来使用。参考单元DC0和DC1以及待读的存储单元被联接到不同的位线对BLb/bBLb以及BLt/bBLt上。与现有技术水平不同的是，选择晶体管对MUXb以及MUXt-这是很重要的-在这里是分开的，使得总共有四个选择晶体管来控制串接有读放大器的两个位线对。通过选择晶体管的分开，能够通过开关装置11、12同时生成参考电压(参见譬如图5的右半部分)以及读出存储单元(参见图5的左半部分)。为此，存储单元以及参考单元的选择晶体管和选择晶体管MUXb及MUXt可通过字线WL和控制线SL来进行控制。
读过程譬如在时间点t＝10ns时借助扫描信号或选通信号的负边沿开始(参见图6)。在时间段A内生成参考电压以及在时间段B内读出存储单元-这是很重要的-是同时在非电联接的位线对BLb/bBLb及BLt/bBLt上开始进行的。此后，通过四个选择晶体管中的两个，譬如通过图5中晶体管MUXb的上面晶体管和晶体管MUXt的下面晶体管来把读出信号和参考信号接到读放大器上，并对差值信号进行放大，这将在时间段C中实现。大约在t＝50ns时，也即读周期开始后40ns，在位线上提供读出的信息以便作进一步处理。最后在时间段D期间还要把信息写回到参考单元中，并返回到静止状态。
通过与图9的比较可以得知，由并行读方法可以把提供有效数据的时间从约60ns缩短为约40ns。
权利要求
1.一种用于生成参考电压来读出和分析从铁电存储器的存储单元中用恒定极板电压经第一位线对(BLt、bBLt)读出的读出信号的电路装置，该电路装置具有参考电压装置(DC1、DC0；22)和联接到所述第一位线对上的选择和分析装置(10)，其中，所述参考电压装置由两个可施加有互补信号的参考单元(DC0、DC1)组成，而该参考单元可以同时被读至所述的选择和分析装置(10)中，以便用于生成参考电压，其特征在于，两个参考单元(DC0、DC1)可以借助另外一个位线对(BLb，bBLb)并分别通过一个选择晶体管(MUXb)而被读出到所述的选择和分析装置(10)中。
2.如权利要求1所述的电路装置，其特征在于，两个参考单元(DC0、DC1)分别被联接到所述另外的位线对的位线(BLb，bBLb)上。
3.如权利要求2所述的电路装置，其特征在于，所述参考单元(DC0，DC1)总是可以通过单独的供电线(Vp)来进行再充电。
4.如权利要求2所述的电路装置，其特征在于，所述参考单元(DC0、DC1)的电容与存储单元(21)的电容相一致。
5.如权利要求4所述的电路装置，其特征在于，每个参考单元(DC0、DC1)可以分别通过一个由字线(DW1、DW2、DW3、DW4)控制的选择晶体管(T11至T14)而被接到所述位线对的两个位线(B1、B2)中的每一个上。
6.如权利要求1至4之一的所述的电路装置，其特征在于，所述参考单元(DC0、DC1)的电容与存储单元(CB)的电容相一致。
7.如权利要求1所述的电路装置，其特征在于，两个参考单元(DC0、DC1)可以借助另外一个位线对(BLb、bBLb)并分别通过一个选择晶体管(MUXb)而被读出到所述的选择和分析装置(10)中。
全文摘要
本发明涉及一种用于生成参考电压来读出和分析从铁电存储器的存储单元(C1、C2)中用恒定极板电压(VP)经位线(B1、B2;BLt、bBLt)读出的读出信号的电路装置,其中,参考电压装置由可施加有互补信号的两个参考单元(DC1、DC0)组成,而该参考单元可以同时读出到选择和分析装置中以便生成所述的参考电压。
文档编号G11C29/04GK1328688SQ99813714
公开日2001年12月26日 申请日期1999年9月17日 优先权日1998年9月25日
发明者G·布劳恩, H·赫尼格施米德, T·雷尔, O·科瓦里克, K·霍夫曼 申请人:因芬尼昂技术股份公司