包含部分相同的元件，以下将仅描述二者之间的差异。
[0072]如图5所示，熔丝电路500与熔丝电路300不同之处在于，熔丝电路500不包含开关S-1?S-P及开关控制电路103。具体而言，熔丝电路500包含熔丝F-1及熔丝F-2、控制电路201及低电压触发式硅控整流器501，且低电压触发式硅控整流器501为熔丝电路500的修整元件。为方便说明，在此将熔丝F-1设定为金属熔丝以及将熔丝F-2设定为多晶硅熔丝,此时,熔丝F-1的阻抗值约为0.1欧姆，熔丝F-2的阻抗值约为100欧姆。需说明的是，上述熔丝的数目及材质仅用以解释本实施例，并非用以限制本发明。
[0073]操作上，于第一状态下，控制电路201不产生控制信号202，因此低电压触发式硅控整流器501不动作。此外，金属熔丝和多晶硅熔丝以并联方式耦接于第一节点NI及第二节点N2，金属熔丝和多晶硅熔丝所产生的总阻抗值约为0.1欧姆。
[0074]于第二状态下，控制电路201产生控制信号202以触发低电压触发式硅控整流器501,使得低电压触发式娃控整流器501中的娃控整流器于一第一时间内被控制信号202的脉冲信号触发。在第一次修整时，控制电路201所传送的脉冲信号约为100纳秒，金属熔丝的阻抗值上升至约为100K欧姆，而多晶硅熔丝的阻抗值仍约为100欧姆。在此情况下，金属熔丝和多晶硅熔丝所产生的新的总阻抗值约为100欧姆。
[0075]于第三状态下，控制电路201产生控制信号202以触发低电压触发式硅控整流器501，使得低电压触发式硅控整流器501中的金属氧化物半导体于一第二时间内被控制信号202的脉冲信号所触发。在第二次修整时，控制电路201所传送的脉冲信号约为2000纳秒，多晶硅熔丝的阻抗值上升至约IM欧姆。由于金属熔丝的阻抗值为100K欧姆而多晶硅熔丝的新阻抗值为IM欧姆。在此情况下，金属熔丝和多晶硅熔丝所产生的新总阻抗值约为100K欧姆。据此，第一状态、第二状态及第三状态的阻抗值分别为0.1欧姆、100欧姆及100K欧姆，且各个状态的阻抗值差异约为1000倍。
[0076]由上述各实施例的说明可知，本发明实施例利用多个熔丝与单一修整元件组成熔丝电路，或者是由多个熔丝及多个修整元件组成熔丝电路，并借由选择特定的修整元件以及传送适当的脉冲信号来修整熔丝。此外，本发明实施例的熔丝具有不同的阻抗值，且修整元件启动后会使产生的修整电流将具有最小阻抗值的熔丝烧断，故可通过多次编程以表现出两种以上的阻抗值。
[0077]虽然本案已以实施例揭露如上，然其并非用以限定本案，任何熟习此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的为准。
【主权项】
1.一种熔丝电路，其特征在于，所述电路包含: 多个熔丝，以并联方式耦接于一第一节点及一第二节点，且该第一节点耦接至一操作电压； 多个开关，耦接至该第二节点；以及 多个修整元件，分别设置于所述开关与一接地电压之间，且分别通过所述开关与该第二节点耦接； 其中，当所述修整元件其中之一启动时，启动该修整元件使该第一节点及该第二节点之间形成多个分支电流，所述分支电流分别流至所述熔丝，使所述熔丝其中之一因流入的所述分支电流烧断。
2.如权利要求1所述的熔丝电路，其特征在于，所述熔丝包含相异的阻抗值。
3.如权利要求1所述的熔丝电路，其特征在于，所述熔丝中至少二者包含相异的阻抗值。
4.如权利要求1所述的熔丝电路，其特征在于，所述电路还包含一开关控制电路，选择性地控制所述开关，使所述修整元件其中之一启动。
5.如权利要求1所述的熔丝电路，其特征在于，所述电路还包含一控制电路，用以产生一控制信号以触发所述修整元件。
6.如权利要求1所述的熔丝电路，其特征在于，所述电路还包含一控制电路，用以于一第一时间内产生一第一控制信号及于一第二时间内产生一第二控制信号以触发所述修整元件，其中该第二控制信号的脉冲信号的宽度大于该第一控制信号的脉冲信号的宽度，且该第二时间晚于该第一时间。
7.如权利要求1所述的熔丝电路，其特征在于，所述电路还包含一基体，所述熔丝被堆叠于该基体上，其中所述熔丝被设置于不同层，并以多个绝缘层区隔。
8.如权利要求1所述的熔丝电路，其特征在于，所述熔丝为一可一次性编程熔丝。
9.如权利要求1所述的熔丝电路，其特征在于，所述熔丝包含多晶硅、金属或金属柱。
10.如权利要求1所述的熔丝电路，其特征在于，各熔丝的阻抗值差异为10至1000倍。
11.如权利要求1所述的熔丝电路，其特征在于，所述熔丝的阻抗值中的二者差异为10至1000倍。
12.如权利要求1所述的熔丝电路，其特征在于，所述修整元件包含一硅控整流器、一金属氧化物半导体、一低电压触发式硅控整流器或一修整电路。
13.—种熔丝电路，其特征在于，所述电路包含: 多个熔丝，以并联方式耦接于一第一节点及一第二节点，且该第一节点耦接至一操作电压； 多个开关，耦接至该第二节点； 多个修整元件，分别设置于所述开关与一接地电压之间，且分别通过所述开关与该第二节点耦接； 一控制电路，用以产生一第一控制信号及一第二控制信号以触发所述修整元件；以及 一开关控制电路，用以选择性地控制所述开关； 其中，当所述修整元件其中之一启动时，启动该修整元件使该第一节点及该第二节点之间形成多个分支电流，所述分支电流分别流至所述熔丝，使所述熔丝其中之一因流入的该分支电流烧断。
14.如权利要求13所述的熔丝电路，其特征在于，所述熔丝包含相异的阻抗值。
15.如权利要求13所述的熔丝电路，其特征在于，所述熔丝中至少二者包含相异的阻抗值。
16.如权利要求13所述的熔丝电路，其特征在于，所述熔丝为一可一次性编程熔丝。
17.如权利要求13所述的熔丝电路，其特征在于，所述修整元件于一第一时间内被该第一控制信号触发以及于一第二时间内被该第二控制信号触发，该第二控制信号的脉冲信号的宽度大于该第一控制信号的脉冲信号的宽度，且该第二时间晚于该第一时间。
18.如权利要求13所述的熔丝电路，其特征在于，所述电路还包含一基体，所述熔丝被堆叠于该基体上，其中所述熔丝被设置于不同层，并以多个绝缘层区隔。
19.如权利要求13所述的熔丝电路，其特征在于，所述熔丝包含多晶硅、金属或金属柱。
20.如权利要求13所述的熔丝电路，其特征在于，各熔丝的阻抗值差异为10至1000倍。
21.如权利要求13所述的熔丝电路，其特征在于，所述熔丝的阻抗值中的二者差异为10 至 1000 倍。
22.如权利要求13所述的熔丝电路，其特征在于，所述修整元件包含一硅控整流器、一金属氧化物半导体、一低电压触发式硅控整流器或一修整电路。
23.—种熔丝电路，其特征在于，所述电路包含: 多个熔丝，以并联方式耦接于一第一节点及一第二节点，且该第一节点耦接至一操作电压； 一低电压触发式硅控整流器，耦接至该第二节点；以及 一控制电路，用以产生一第一控制信号及一第二控制信号以触发该低电压触发式硅控整流器； 其中，当低电压触发式硅控整流器启动时，该低电压触发式硅控整流器使该第一节点及该第二节点之间形成多个分支电流，所述分支电流分别流至所述熔丝，使所述熔丝其中之一因流入的该分支电流烧断。
24.如权利要求23所述的熔丝电路，其特征在于，所述熔丝包含相异的阻抗值。
25.如权利要求23所述的熔丝电路，其特征在于，所述熔丝中至少二者包含相异的阻抗值。
26.如权利要求23所述的熔丝电路，其特征在于，所述熔丝为一可一次性编程熔丝。
27.如权利要求23所述的熔丝电路，其特征在于，该低电压触发式硅控整流器于一第一时间内被该第一控制信号触发以及于一第二时间内被该第二控制信号触发，该第二控制信号的脉冲信号的宽度大于该第一控制信号的脉冲信号的宽度，且该第二时间晚于该第一时间。
28.如权利要求23所述的熔丝电路，其特征在于，所述电路还包含一基体，所述熔丝被堆叠于该基体上，其中所述熔丝被设置于不同层，并以多个绝缘层区隔。
29.如权利要求23所述的熔丝电路，其特征在于，所述熔丝包含多晶硅、金属或金属柱。
30.如权利要求23所述的熔丝电路，其特征在于，各熔丝的阻抗值差异为10至1000倍。
31.如权利要求23所述的熔丝电路，其特征在于，所述熔丝的阻抗值中的二者差异为10 至 1000 倍。
【专利摘要】一种熔丝电路，其包含多个熔丝、开关及修整元件。多个熔丝以并联方式耦接于一第一节点及一第二节点，且第一节点耦接至一操作电压。多个开关耦接至第二节点。多个修整元件分别设置于多个开关与一接地电压之间，且分别通过多个开关与第二节点耦接。当多个修整元件其中之一启动时，启动的修整元件使第一节点及第二节点之间形成多个分支电流。多个分支电流分别流至多个熔丝，使多个熔丝其中之一因流入的分支电流烧断。
【IPC分类】G11C17-16, G11C17-18
【公开号】CN104575608
【申请号】CN201310670379
【发明人】苏段凯, 黄尧峰, 陈柏安
【申请人】新唐科技股份有限公司
【公开日】2015年4月29日
【申请日】2013年12月10日
【公告号】US9059172, US20150116028