访问计数设备、存储器系统和访问计数方法
【专利说明】访问计数设备、存储器系统和访问计数方法
[0001]本申请基于并且要求于2014年3月17日提交的日本专利申请N0.2014-053298的优先权的益处，其全部公开内容通过引用合并于此。
技术领域
[0002]本发明涉及访问计数设备、存储器系统以及访问计数方法。
【背景技术】
[0003]随着半导体存储器的制造工艺中的小型化的进步，在诸如DRAM(动态随机存取存储器)的半导体存储器中，邻近访问集中式字线的字线上的诸如串扰的电冲击增加。这导致了电容器中的泄漏增加并且在连接到邻近字线的存储器单元中发生数据错乱问题。例如，当对给定行地址的访问的数目在具有小于40nm(纳米)的处理规则的DRAM中在刷新间隔内达到成千上万时，该问题成为实际。
[0004]为了避免该问题，通常采用以下两种措施。第一种措施是缩短刷新周期。缩短刷新周期在数据混淆发生之前启用存储器单元的刷新。
[0005]第二种措施是，当访问集中于行地址时，将刷新从存储器控制器发布到要受影响的邻近行地址。例如，在每个行地址处，计数对其的访问的数目。然后，将刷新发布到对其的访问数目达到阈值(例如，300，000)的行地址的邻近行地址。随后，可以防止数据混淆在邻近行地址处发生。
[0006]专利文献I (日本专利申请特开N0.9-265784)公开了与该问题相关的技术。该相关技术是通过使对数据“O”的访问与对数据“I”的访问进行区分来计数对每个存储器单元的访问，并且然后刷新计数值超过阈值的每个存储器单元。
[0007]专利文献2 (日本专利申请特开N0.2005-251256)还公开了一种涉及该问题的技术。该技术通过对字线的激活的数目进行计数来防止电荷泵送现象。
[0008]然而，假设在半导体存储器的制造工艺中的小型化的进一步提高在未来增加对邻近字线的影响，并且数据混淆更容易发生。因此，为了检测在刷新间隔中对其访问集中的行地址，计数对行地址的访问的数目的技术是重要的。然而，在专利文献I中描述的以上一般措施和相关技术具有以下问题。
[0009]缩短刷新周期的一般措施产生了由于频繁刷新而导致的功耗增加的问题。另外，一般措施还产生了下述问题:因为诸如读和写的存储器访问在每次刷新期间被中断，所以频繁刷新降低了访问性能。
[0010]而且，向邻近行地址发布刷新的一般措施需要向每个行地址提供计数器，以便于计数对每个行地址的访问的数目。例如，4-Gb (吉比特)DRAM需要用于215个行地址中的每一个的计数器。这产生了半导体芯片面积增加的问题。
[0011]而且，专利文献I中描述的技术需要向每个存储器单元提供两个计数器。因此，该技术产生了半导体芯片面积增加的问题。在专利文献2中描述的技术需要提供分别用于列和行的两个计数器。因此，该技术产生了半导体芯片面积增加的问题。
[0012]半导体芯片面积的增加的这些问题不仅在DRAM芯片中提供计数器的情况中发生，而且在存储器控制器中提供计数器的情况中发生。
【发明内容】
[0013]进行本发明以解决以上问题。本发明的主要目的在于提供一种通过较小电路规模来计数对半导体存储器中的行地址的访问的数目的技术。
[0014]本发明的第一方面是一种访问计数设备，包括:行地址存储单元，存储多达在对存储器单元的访问中指定的特定数目n(n是等于或大于I的整数)的行地址；计数器，对存储在行地址存储单元中的每个行地址的访问频率进行计数；以及重置控制器，向行地址存储单元通知用新行地址代替η个行地址中的一个或者丢弃η个行地址中的一个，并且还向计数器通知重置对被代替或丢弃的行地址的访问频率。
[0015]本发明的第二方面是包括以上访问计数设备的存储器系统和包括存储器单元的存储器单元阵列。
[0016]本发明的第三方面是一种访问计数方法，包括:存储多达在对存储器单元的访问中指定的特定数目η(η是等于或大于I的整数)的行地址；计数对所存储的行地址中的每一个的访问频率；用新行地址代替η个行地址中的一个或者丢弃η个行地址中的一个；以及重置对所代替或所丢弃的行地址的访问频率。
[0017]根据本发明，在半导体存储器中，以较小的电路规模来计数对行地址的访问。
【附图说明】
[0018]当读取附图时，本发明的示例性特征和优点从以下详细说明变得明显，其中:
[0019]图1是示出本发明的第一示例性实施例中的存储器系统的配置的框图；
[0020]图2是示出本发明的第一示例性实施例中的访问计数设备的功能框图；
[0021]图3是示出本发明的第一示例性实施例中的访问计数设备中的每个刷新间隔中的重置操作的流程图；
[0022]图4是示出本发明的第一示例性实施例中的访问计数设备的行地址存储操作的流程图；
[0023]图5是示出本发明的第一示例性实施例中的访问计数设备的密集访问检测操作的流程图；
[0024]图6是示出本发明的第一示例性实施例中的访问计数设备的安装配置的示例的视图；
[0025]图7是示出用作本发明的第二示例性实施例的存储器系统的框图；
[0026]图8是示出本发明的第二示例性实施例中的访问计数设备的功能框图；
[0027]图9是示出本发明的第二示例性实施例中的访问计数设备的安装配置的示例的视图；以及
[0028]图10是示出本发明的第三示例性实施例中的具有最小配置的访问计数设备的示例的视图。
【具体实施方式】
[0029]接下来，将参考附图详细说明示例性实施例。
[0030](第一不例性实施例)
[0031]图1示出本发明的第一示例性实施例中的存储器系统I的配置。在图1中，存储器系统I包括访问计数设备10和存储器单元阵列30。存储器单元阵列30包括每个都基于行地址和列地址被识别的存储器单元。高级设备可以通过指定行地址和列地址来访问存储器单元。访问计数设备10被配置成获取从高级设备获取对存储器单元阵列30的访问中指定的行地址作为输入。
[0032]图2示出访问计数设备10的功能框配置。在图2中，访问计数设备10包括行地址存储单元11、计数单元(计数器)12、行地址选择单元(选择器)13、重置控制单元(控制器)14以及密集访问检测单元(检测器)15。
[0033]行地址存储单元11存储多达在对存储器单元的访问中指定的特定(预定)数目“η”的行地址。这里，“η”是等于或大于I的整数。另外，期望“η”是小于行地址的数目的整数。例如，“η”可以是基于刷新间隔、访问循环、以及访问的可允许数目的值。例如，从以下等式⑴获得“η”。
[0034]η=[(刷新间隔)/(访问循环)/(访问的可允许数目)]等式(I)
[0035]在此，[X]表示不超过X的最大整数。而且，表达式“(刷新间隔)/(访问循环)”表示在刷新间隔中发生的访问的数目。而且，“访问的可允许数目”是对一个行地址的访问的最大可允许数目，以不产生在邻近行地址处的数据混淆。预先确定访问的可允许数目。从等式(I)获得的特定数目“η”等于最大行地址数目，对其中的每一个的访问数目在刷新间隔中达到访问的可允许数目。
[0036]具体地，例如，假设刷新间隔被指定为64ms(毫秒)，访问循环被指定为50ns (纳秒)，并且访问的可允许数目被指定为200，000。在该情况下，在刷新间隔中发生的访问的数目是 64(ms)/50(ns) = 1，280，000。在该情况下，特定数目 “η”是[1，280，000/200，000]=[6.4] =6。在本申请中，“/”表示除法。
[0037]计数器12计数对存储在行地址存储单元11中的每个行地址的访问频率。换句话说，计数器12对多达η个行地址中的每一个的访问频率进行计数。
[0038]如果访问发生，则行地址选择器13基于访问频率来选择存储在行地址存储单元11中的η个行地址中的一个，其中，指定除了 η个行地址之外的新行地址。例如，行地址选择器13可以选择对其的访问频率满足特定低频条件的行地址。特定低频条件可以例如是访冋频率是最小的。
[0039]重置控制器14向行地址存储单元11通知通过用新行地址代替由行地址选择器13选择的行地址来存储新行地址。而且，重置控制器14向行地址存储单元11通知丢弃对其的访问频率达到以上访问的可允许数目的新地址。而且，重置控制器14向计数器12通知重置对被代替或丢弃的行地址的访问频率。
[0040]而且，如果在指定为刷新间隔的时间度过之后执行刷新，则重置控制器14向行地址存储单元11通知重置(丢弃)所有存储的行地址。而且，重置控制器14向计数器12通知将保持在计数器12中的所有计数器值重置为O。
[0041]密集访问检测器15检测对其的访问频率达到以上访问的可允许数目的行地址。例如，密集访问检测器15可以将所检测的低地址输出到外部。而且，例如，密集访问检测器15可以向邻近所检测的行地址的低地址发布刷新。
[0042]此后参考附图描述如上配置的访问计数设备10的操作。
[0043]图3是示出在访问计数设备10中的每个刷新间隔内的重置操作的流程图。
[0044]首先，在步骤SI中，重置控制器14决定由于最后刷新操作，特定刷新间隔是