极经由η晶体管(参考晶体管)M 6连接到参考水平发生器81的参考基元RC。参考基元RC包括电阻的预定值的电阻元件819。顺便说一下，电阻元件819可以是由多晶硅制成的电阻元件和扩散层或MTJ元件。
[0098]η晶体管Μ8的栅极连接到η晶体管Μ5的漏极和第一逆变器的第一电压端子(晶体管Μ12的源极)。11晶体管Μ8的源极和漏极分别连接到η晶体管(钳位晶体管)Μ4的栅极。钳位电压Vc I amp提供给η晶体管Μ8的源极和漏极。
[0099]η晶体管Μ9的栅极连接到η晶体管Μ7的漏极和第二逆变器的第三电压端子(晶体管Ml4的源极)。η晶体管Μ9的源极和漏极连接到η晶体管(钳位晶体管)Μ6的栅极。来自参考水平发生器81的参考电位VREFIx提供给η晶体管Μ9的源极和漏极。
[0100]参考水平发生器81产生参考水平以读取数据。当存储器基元的数据由电流检测型感测放大器鉴别时，作为鉴别数据的参考值的参考电流IREFx由参考水平发生器81产生。[Ο?Ο?] 来自参考水平发生器81的参考电位VREFIx提供给作为参考晶体管Μ6的η晶体管Μ6的栅极。参考晶体管Μ6根据提供的参考电位VREFIx的大小采用驱动力来驱动。参考电流IREFx通过在参考电位VREFIx处驱动的参考晶体管Μ6和参考基元RC产生。因此，根据提供的参考电位VREFIx的大小产生电流值的参考电流IREFx。
[0102]参考电流IREFx的大小由在参考基元中的电阻元件819和参考晶体管M6以如此方式控制，即参考电流IREFx是流过“I”的数据被存储在其中的存储器基元(高电阻状态的MTJ元件)的读取电流和流过“O”的数据被存储在其中的存储器基元(低电阻状态的MTJ元件)的读取电流之间的中间值。
[0103]在电流检测型感测放大器中，钳位晶体管M4充当在感测放大器80的数据输入端子侧上的控制元件，并且参考晶体管M6充当在感测放大器的参考端子侧上的控制元件。
[0104]当读取数据时变成较低电位侧的位线(源极线)bBL和全局位线(全局源极线)bGBL经由在汇电路中的η晶体管M3连接到接地端子。η晶体管M3的接通和关断由控制信号SINK来控制。
[0105]当数据从MRAM读取时，流过所选基元的读取电流(基元电流)Ir和参考电流IREFx通过感测放大器80比较，并且根据电流Ir、IREFx的比较结果，H水平或L水平的信号通过由第一和第二逆变器(P晶体管M11、M13和η晶体管M12、M14)形成的闩锁电路保持。
[0106]由在感测放大器80中的闩锁电路保持的信号从节点SO、SOb输出给后续电路(例如ECC电路或缓冲器)，作为输出信号DO、bDO。
[0107]例如，为了提高存储器的存储密度，尝试了在MRAM中的存储器基元和MTJ元件的大小、在存储器基元之间的间隔，以及在MTJ元件之间的间隔的减少。其结果是，在彼此相邻的MTJ元件之间存在越来越多干扰的可能性，该干扰由MTJ元件产生的磁场造成。
[0108]图7是示意性示出在MRAM的基元阵列中磁阻效应元件(MTJ元件)的参考层的磁化取向的视图。
[0109]在图7中所示的示例中，在基元阵列200中的一个四边形(正方形)对应于一个存储器基元(或一个MTJ元件)。在图7中，在四边形中的箭头900指示在每一个存储器基元中的MTJ元件中的参考层的磁化取向。图7示出在面内磁化的MTJ元件中参考层的磁化取向。
[0110]如在图7中所示，MTJ元件I以如此方式形成，即在基元阵列200中所有MTJ基元I的参考层10的磁化在MRAM的制造过程期间通过一种过程(例如磁场的施加)在同一方向上取向。
[0111]如上所述，核心电路和外围电路的形成区域设置在基元阵列200的周围。
[0112]图8是示出在MRAM的存储器基元(MTJ元件)之间的磁干扰的示意图。为了简化描述，聚焦于在基元阵列中的一个存储器基元(MTJ元件)，并且将描述在存储器基元和与该存储器基元相邻的其它基元之间所产生的磁干扰。
[0113]八个存储器基元与特定存储器基元zMC直接相邻。这八个存储器基元中的四个存储器基元xMC在行方向或列方向上与该特定存储器基元zMC相邻。这八个存储器基元中的其余四个存储器基元yMC在对角线方向上与该特定存储器基元zMC相邻。
[0114]为了简化描述，存储器基元的平面形状被假定为正方形，并且每一个存储器基元的中心之间的距离假定为在存储器基元之间的间隔。在该情况下，在行方向上相邻的两个存储器基元的间隔和在列方向上相邻的两个存储器基元的间隔表示为“LI”。此外，在对角线方向上相邻的两个存储器基元的间隔表示为“L2”。如果存储器基元的平面形状为正方形，则间隔LI和间隔L2通过L2 =(入2) X LI关联。
[0115]在MTJ元件中，存储层的磁极表示为“mpl”而参考层的磁极表示为“mp2”。为了简化描述，磁极mp I的大小和磁极mp 2的大小假定为相等并表示为磁极mp。
[0116]如在图7中所示，当彼此相邻的八个存储器基元的MTJ基元的参考层的磁化取向是同一方向时，在列方向(或行方向)上彼此相邻的存储器基元zMC和一个存储器基元xMC之间产生的磁力Fl基于库仑法则由πιρ2/(43τμ XLl2)给出。在对角线方向上彼此相邻的存储器基元zMC和一个存储器基元xMC之间产生的磁力F2由mp2/ (4πμ X L22)给出。
[0117]当彼此相邻的存储器基元的MTJ元件的参考层的磁化取向是同一方向时，磁干扰通过相邻的存储器基元xMC、yMC、zMC之间的磁力F1、F2在特定存储器基元zMC和其附近的八个存储器基元xMC、yMC之间产生。从在其附近的存储器基元xMC、yMC施加到特定存储器基元zMC的总磁力基本上由4XF1+4XF2给出。
[0118]如上所述，如果在存储器基元之间的间距(间隔)L1、L2随着降低的基元大小而降低，则在存储器基元之间产生的磁力F1、F2增加。其结果是，如果在存储器基元之间的间距降低以提高存储器的存储密度，则在存储器基元之间的磁干扰的影响增加。
[0119]如在图7中所示，在基元阵列200中位于边缘(核心电路/外围电路侧)处的存储器基元具有与存储器基元相邻的较少数量的存储器基元。例如，位于基元阵列200的角落处的存储器基元zzMC与在行方向上的一个存储器基元相邻，与在列方向上的一个存储器基元相邻，以及与在对角线方向上的一个存储器基元相邻。在基元阵列200的角落处的存储器基元zzMC中，在存储器基元zzMC和三个相邻基元之间的磁力大小为约2 X F1+F2，并且根据磁力大小的磁干扰在存储器基元zzMC中产生。
[0120]因此，在基元阵列200的角落处的存储器基元zzMC中产生的磁干扰小于位于基元阵列200的中心中的存储器基元MC的磁干扰。
[0121 ] 此外，在基元阵列200的中心侧上的存储器基元由多层的(multiply)多个存储器基元围绕，并且因此对在基元阵列200的中心侧上的存储器基元的影响大于对在基元阵列200的外周侧上的存储器基元的影响。
[0122]如上所述，当彼此相邻的存储器基元的MTJ基元的参考层的磁化取向是同一方向时，如在图7中所示，在存储器基元中的MTJ元件经受在周围存储器基元中的MTJ元件的磁场。在存储器基元之间的相互干扰的影响清楚地体现在基元阵列的中心侧上的存储器基元中，其中在周围区域中设置的存储器单元的数量很大。另一方面，在存储器基元之间的相互干扰的影响对于在基元阵列的外周(边缘)侧上的存储器基元很小，其中在周围区域中设置的存储器单元的数量很小。
[0123]即使存储器基元和MTJ元件由共用过程在相同基元阵列200中同步形成，由于在存储器基元之间的磁干扰和MTJ元件的表观特性是不同的，存储器基元(MTJ元件)的磁干扰的大小根据基元阵列200中的坐标(地址)可以是不同的。
[0124]在基元阵列200中的MTJ元件的位置和MTJ元件的特性之间的关系将使用图9来描述。
[0125]图9是示出在基元阵列中的MTJ元件的位置和MTJ元件的特性之间关系的示图。
[0126]图9的水平轴对应于MTJ元件的电阻(磁阻)值的大小，而图9的垂直轴示出在基元阵列200中特定电阻的MTJ元件(元件的数量)存在的概率。
[0127]如上所述，“O”的数据分配给其磁化取向是平行状态(低电阻状态)SP的MTJ元件，而“I”的数据分配给其磁化取向是反平行状态(高电阻状态)SAP的MTJ元件。
[0128]在基元阵列中的位置趋势和MTJ元件的特性将使用在基元阵列200的中心部分和基元阵列的外周之间(以下称为中间区域或参考区域)的MTJ元件作为参考来描述。
[0129]位于基元阵列的中心侧上的MTJ元件的电阻值比在同一磁化取向状态中的中间区域中的MTJ元件更多受到MTJ元件之间的磁干扰影响，并且因此可以判定为大于在中间区域中的MTJ元件的电阻值。另一方面，位于在基元阵列的外周上的MTJ元件的电阻值比在同一磁化阵列状态中的中间区域中的MT J元件更少受到MT J元件之间的磁干扰影响，并且因此可以判定为小于在中间区域中MTJ元件的电阻值。
[0130]当与在数据“O”保持状态中的位于中间区域中的MTJ元件的分布d0比较时，在数据“O”保持状态中的位于基元阵列的外周侧(核心电路/外围电路侧)上的MTJ元件的分布dOo偏移到较低电阻侧。此外，当与在数据T保持状态中的位于中间区域中的MTJ元件的分布dl比较时，在数据T保持状态中的位于基元阵列的外周侧上的MTJ元件的分布dlo偏移到较低电阻侧。
[0131 ]与此相反，当与在数据“O”保持状态中的位于中间区域中的MTJ元件的分布do比较时，在数据“O”保持状态中的位于基元阵列的中心侧上的MTJ元件的分布dOi偏移到较高电阻侧。当与在数据“I”保持状态中的位于中间区域中的MT J元件的分布d I比较时，在数据“I”保持状态中的位于基元阵列的中心侧上的MTJ元件的分布dli偏移到较高电阻侧。
[0132]因此，MTJ元件的电阻值(电阻的表观值)由于相邻基元之间的磁干扰倾向于比MT J元件的电阻的实际值测量得更高。顺便说一下，在基元阵列的外周侧上的MTJ元件的电阻值更接近MTJ元件的电阻的实际值，其中该基元阵列的外周侧中磁干扰的影响很小。由于在基元阵列中存储器基元之间的磁干扰，在数据“O”保持状态中的位于基元阵列的中心侧上的MTJ元件的分布DOi的一端，可在位于在中间区域中的MTJ元件的数据“O”的分布d0和数据“I”的分布dl之间与在数据“I”保持状态中的位于基元阵列的外周侧上的MTJ元件的分布dlo的一端重叠。
[0133]当判定MTJ元件的电阻状态的读取水平设定在位于数据阵列的中间区域中的MTJ元件的数据“O”的分布do和数据“I”的分布dl之间时，存储在位于基元阵列的中心侧上的MTJ元件中的数据“O”和存储在位于基元阵列的外周侧上的MTJ元件中的数据“I”可能不由判定水平来判定。
[0134]类似地，当基元阵列的外周侧和中心侧上