。存储支路11的功能是将存储单元中可变电阻的状态(高阻态或低阻态)转化成相应电压信号Vmat ;参考支路12的功能是将参考电流转换成相应的参考电压Vref ；比较输出电路13的功能是将Vmat和Vref进行比较，输出可变电阻低、高阻态对应的标准逻辑高、低电平；预充电增强电路14的功能是在预充电阶段连通存储支路11和参考支路同时对存储支路全局位线BL_MG充电，缩短预充电时间。
[0033]其中:EN_READ为灵敏放大器读取数据使能信号，高电平有效；ENH_PREQ是灵敏放大器预充电增强电路的使能信号，高电平有效；Vclamp提供一个参考电压，通过运放将存储支路全局位线BL_MG、存储支路局部位线BL_ML、参考支路全局位线BL_RG、参考支路局部位线BL_RL钳位在Vclamp (例如0.2V)上；Vbl和Vbl_ref是存储支路11和参考支路12局部位线上的电压；Vmat和Vref为存储支路11和参考支路12的输出电压；EN_COMP为比较器使能信号，高电平有效；EN_DQ为有效数据输出使能信号，高电平有效；DQ为最终输出的有效数据。
[0034]存储支路11由ITlR存储单元111、读使能开关112、电阻电流转换电路(由放大器113和钳位管114组成)及电流电压转换管115组成。其中:ITlR存储单元111 一端接BL_MG，另一端接地，MOS开关管的栅极接字线WL ;读使能开关112由NMOS管实现，接在BL_MG和BL_ML之间，栅极受EN_READ控制；电阻电流转换电路中放大器113的正向输入端接Vclamp,反向输入端接BL_ML，输出端Vlimit_mat接在钳位管114的栅极，钳位管114的源极和漏极分别接BL_ML和Vmat，则放大器113和钳位管114组成了一个反馈环路；电流电压转换管115由二极管连接的PMOS管实现，栅极和漏极均接Vmat，源极接电源VDD。本优选实例中，放大器113的具体电路如图5a所示。
[0035]参考支路12由参考电流源121、读使能开关122、参考钳位管124及电流电压转换管125组成。其中:参考电流源121 —端接BL_RG，另一端接地；读使能开关122源极和漏极分别接BL_RG和BL_RL，栅极受EN_READ控制；参考钳位管124的源极和漏极分别接BL_RL和Vref，栅极受放大器113的输出端Vlimitjnat控制。电流电压转换管125由二极管连接的PMOS管实现，栅极和漏极均接Vref，源极接电源VDD。
[0036]比较输出电路13由比较器131和与门132组成。其中:比较器131的正向输入端接Vref，反向输入端接Vmat，输出信号DQ_C0MP，且比较器使能受EN_C0MP控制；与门132一个输入端接DQ_C0MP，另一个输入端接EN_DQ，输出信号DQ。本优选实例中比较器的具体电路如图5b所示。
[0037]预充电增强电路14由一个NMOS管或者传输门实现，栅极受ENH_PREQ控制，漏极接BL_RG或BL_RL，源极接BL_MG或BL_ML (此种接法也可以:源极接BL_RG或BL_RL，漏极接 BL_MG 或 BL_ML)。
[0038]本实用新型所述的RRAM灵敏放大器工作时，其原理如图4中的工作波形图所示，并结合图3，对比图1和图2 ;各阶段工作如下。
[0039](I)预充电阶段(t0?t3):当读使能信号EN_READ变高后，灵敏放大器首先进入预充电阶段。同时，ENH_PREQ也变高，预充电增强电路14打开，使得存储支路和参考支路连通，同时对寄生电阻电容大的位线BL充电；Vmat和Vref快速达到共模电压(t0?tl)后，ENH_PREQ变低(t2)，预充电增强电路14关断，预充电增强功能结束。随后，Vmat和Vref也快速到达各自的稳定电压(t2?t3)。
[0040]此时，存储支路中放大器113和钳位管114组成的反馈环路将位线BL_MG、BL_ML钳位到Vclamp，流过电流电压转换管115的电流为Vclamp/Rcell ;参考支路中电流电压转换管125的电流为Iref_read。
[0041]由此可得到，可变电阻的比较阈值为:Rth = Vclamp/Iref_reado当Rcell大于Rth，Vmat 大于 Vref ;当 Rcell 小于 Rth，Vmat 小于 Vref0
[0042](2)比较阶段(t3?t4):Vmat和Vref都稳定到其目标值后，比较器使能信号EN_COMP变高，输出比较结果信号DQ_C0MP。
[0043](3)数据输出阶段(t4?t5):由于比较器需要一定的建立时间才能输出稳定的比较结果信号DQ_COMP，所以EN_DQ在EN_COMP延迟一段时间后变高，输出真正有效的数据信号DQ，直到t5时刻，整个读取周期结束，即EN_READ变低。
【主权项】
1.一种RRAM灵敏放大器，其特征在于，包括， 用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路(11); 用于将参考电流转换成相应参考电压Vref的参考支路(12)； 用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路(13); 以及用于在预充电阶段连通存储支路(11)和参考支路(12)的预充电增强电路(14)。2.根据权利要求1所述的一种RRAM灵敏放大器，其特征在于，所述的预充电增强电路(14)由一个NMOS管或者传输门组成，栅极连接高电平有效的预充电增强电路使能信号ENH_PREQ，漏极和源极分别连接存储支路全局位线BL_MG和参考支路局部位线BL_RL，或是连接参考支路全局位线BL_RG和存储支路局部位线BL_ML。3.根据权利要求1所述的一种RRAM灵敏放大器，其特征在于，所述的存储支路(11)包括ITlR存储单元(111)、读使能开关(112)、电流电压转换管(115)及由放大器(113)和钳位管(114)组成的电阻电流转换电路；ITlR存储单元(111) 一端接位线BL，另一端接地，MOS开关管的栅极接字线WL ;读使能开关(112)由NMOS管组成，接在存储支路全局位线BL_MG和存储支路局部位线BL_ML之间，栅极受读取使能EN_READ控制；电阻电流转换电路中放大器(113)的正向输入端接钳位参考电压Vclamp，反向输入端接存储支路局部位线BL_ML，输出端Vlimitjnat接在钳位管(114)的栅极，钳位管(114)的源极和漏极分别接存储支路局部位线BL_ML和电压信号Vmat ；电流电压转换管(115)由二极管连接的PMOS管组成，栅极和漏极均接电压信号Vmat，源极接电源VDD。4.根据权利要求3所述的一种RRAM灵敏放大器，其特征在于，所述的参考支路(12)包括参考电流源(121)、读使能开关(122)、参考钳位管(124)及电流电压转换管(125);参考电流源(121) —端接参考支路全局位线BL_RG，另一端接地；读使能开关(122)源极和漏极分别接参考支路全局位线BL_RG和参考支路局部位线BL_RL，栅极受读使能信号EN_READ控制；参考钳位管(124)的源极和漏极分别接参考支路局部位线BL_RL和参考电压Vref，栅极受放大器(113)的输出端Vlimitjnat控制；电流电压转换管(125)由二极管连接的PMOS管组成，栅极和漏极均接参考电压Vref，源极接电源VDD。5.根据权利要求1所述的一种RRAM灵敏放大器，其特征在于，所述的比较输出电路(13)由比较器(131)和与门(132)组成;比较器(131)的正向输入端接参考电压Vref，反向输入端接电压信号Vmat，输出信号DQ_C0MP和使能信号EN_C0MP分别接入到与门(132)的两个输入端，输出信号DQ。
【专利摘要】本实用新型一种RRAM灵敏放大器，包括用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路；用于将参考电流转换成相应参考电压Vref的参考支路；用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路；以及用于在预充电阶段连通存储支路和参考支路的预充电增强电路。能够成功实现对RRAM存储单元中可变电阻状态读取功能；通过预充电增强功能，缩短预充电阶段的时间，从而缩短整个数据读取周期，加快数据读取速度，进而提高了存储器的数据吞吐量。从仿真验证的结果看，本实用新型方案数据读取周期比传统方案的数据读取周期缩短10nS～15nS。
【IPC分类】G11C7/06
【公开号】CN204680377
【申请号】CN201520194168
【发明人】谢永宜
【申请人】山东华芯半导体有限公司
【公开日】2015年9月30日
【申请日】2015年4月1日