专利名称：一种制作铁电性存取存储器的电容器的方法
发明的领域本发明是提供一种随机存取存储器(random access memory，RAM)的电容器的制作方法，尤指一种铁电性存取存储器(ferroelectric random accessmemory，FeRAM)的电容器的制作方法。
背景说明半导体存储器元件是电脑运算系统中一个很重要的元件，它可以利用单一存储单元来存储简单数据，也可以利用数以万计的存储单元来加以串联以完成逻辑计算。其中每一个存储单元都是由一个金属氧化物半导体(metaloxide semiconductor，MOS)电晶体以及一个电容器(capacitor)共同堆叠而成。各个MOS电晶体以及电容器是利用数条字线(word line)与位线(bit line)加以电连接，进而决定出各个存储单元的地址。
存储单元的电容元件的设计原理是于一半导体晶片上设置两电极层作为一上电极(upper electrode)及一底电极(bottom electrode)，其间设置一电容介电层(capacitor dielectric layer)用来隔绝该两电极层。就随机存取存储器而言，当其中一个电极层被施予电场而带有正电荷时，另一电极层便会感应产生相同电荷值的负电荷，藉以达到存取数据的目的。而当施于其中一个电极层上的电场消失时，则另一电极层所感应产生的电荷亦会随之消失，而使上、下二电极板上的电荷分布均回复至原始的电荷分布状态。
由于储存于随机存取存储器中的数据会随着电源供应中断而消失，一些重要的数据，例如电脑或计算机里用以产生数字及字体的字形数据，以及电脑每次开机后所进行的自我测试程序等不希望随电源中断被删除的数据，便需要储存在非易失性存储器中。然而相较于易失性存储器而言，非易失性存储器却具有比较慢的存取速度。因此目前有人利用铁电性材料来制作存储器中的电容介电层，藉由铁电性材料的滞后现象(hysteresis)，使得储存于随机存取存储器中的数据不会随着电源中断而消失，而同时又可以保有比较快的存取速度。
请参考图1至图4，图1至图4为常规制作一铁电性随机存取存储器的电容器的方法示意图。如图1所示，常规方法是先于一半导体晶片10的基底12表面进行一低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)处理，形成一厚度约为6000至8000埃(angstrom，A)的硅氧层，作为与MOS电晶体(未显示)隔离的绝缘层14。接着于半导体晶片10表面形成一导电层18，以及在导电层18表面形成一光阻层20，并进行一黄光处理以于光阻层20中定义出电容底电极的图案。其中，导电层18可以电连接至一接触电极(未显示)，以利用接触电极作为电容器与MOS电晶体之间的电连接。此外，电容器亦可以利用其他导电结构来作为与MOS电晶体之间的电连接。值得注意的是，导电层18的厚度约为8000至10000埃，以提供足够的表面积来储存电荷。
如图2所示，然后沿着光阻层20的图案进行一非等向性干蚀刻处理去除部分的导电层18直至绝缘层14表面，以形成一电容底电极21。去除光阻层20后，接下来依序在半导体晶片10表面形成一铁电性材料层22以及一光阻层24，并进行一黄光处理以于光阻层24中定义出电容介电层的图案。
如图3所示，接着利用光阻层24的图案作为遮罩，进行一蚀刻处理去除铁电性材料层22直至底电极21以及绝缘层14表面，以于底电极21表面形成一电容介电层23。在去除铁电性材料层22的蚀刻处理中，为了避免铁电性材料层22残留于电容底电极21表面以外的其他区域，造成对元件电性表现的影响，因此在目前的处理中多会增加对铁电性材料层22的蚀刻时间，使铁电性材料层22产生过度蚀刻(over etch)情形，以精确定义出电容介电层23的轮廓，同时满足半导体处理的均匀性的要求。
然而过度蚀刻铁电性材料层22却也使得电容介电层23产生一蚀刻损害区域(etched damage region)a。举例来说，若不考虑黄光处理的误差，电容介电层23的宽度c所能获得的最大值应等于电容底电极21的宽度b，然而由于过度蚀刻或蚀刻液的选择比不足等因素造成电容介电层23的损失，使得电容介电层23的宽度c小于电容底电极21的宽度b，进而造成电容的储存电荷能力随着电容介电层23与电容底电极21之间的接触面积减少而下降。另一方面，由于电容介电层23的过度蚀刻会造成位于蚀刻损害区域a内的部分电容底电极21表面被暴露出来，因此位于蚀刻损害区域a内的部分电容底电极21会在蚀刻处理中受到离子撞击或蚀刻液侵蚀，进而使得电容底电极21结构产生破坏，引发漏电流等问题。
如图4所示，在形成电容介电层23之后，最后再重复沉积、黄光以及蚀刻等处理，以于电容介电层23表面形成一电容上电极26，即完成常规的铁电性随机存取存储器的制作。然而不可避免地，在定义电容上电极26轮廓的蚀刻处理中，仍可能再次造成电容上电极26的蚀刻损害区域，而使得电容上电极26与电容介电层23之间的接触面积减少，并且造成电容底电极21的结构破坏，进而影响整个存储器的效能。
发明概述因此，本发明的目的即在提供一种铁电性随机存取存储器的电容器的制作方法，以避免存储器的结构产生蚀刻损害。
本发明的另一目的在提供一种可以提升电容介电层品质的铁电性随机存取存储器的电容器的制作方法。
在本发明的最佳实施例中，首先是于一半导体晶片的基底上形成一绝缘层。然后依序于绝缘层上形成一电容底电极，以及形成一介电层以用来覆盖电容底电极。接着进行一蚀刻处理，以于介电层内形成一连接至电容底电极表面的电容上电极洞(upper electrode hole)。随后于电容上电极洞内的侧壁上形成一隔离层。再于介电层表面、电容上电极洞内底部表面以及隔离层上形成一电容介电层。最后于电容上电极洞内形成一电容上电极，即完成本发明的电容制作。
由于本发明是利用一自我对准接触技术于电容底电极上方制作电容介电层以及电容上电极，因此可以有效避免常规技术中用来定义电容介电层轮廓的蚀刻处理产生的蚀必损害区域以及处理误差，以有效改善存储器的效能。而且也可以避免电容底电极的表面暴露于蚀刻损害区域中造成电容底电极的结构伤害，以有效改善漏电流等问题。
图1至图4为常规制作一铁电性随机存取存储器的电容器的方法示意图。
图5至图10为本发明制作一铁电性随机存取存储器的电容器的方法示意图。
具体实施例方式
请参考图5至图10，图5至图10为本发明于一半导体晶片30上制作一铁电性随机存取存储器的电容器的方法示意图。如图5所示，半导体晶片30包含有一基底32，以及一厚度约为6000至8000埃的绝缘层34设于基底32表面。在本发明的最佳实施例中，绝缘层34是利用一LPCVD处理所沉积的硅氧层。接下来再于半导体晶片30表面形成一导电层38，例如铂(platinum，Pt)、钯(palladium，Pd)，铱(iridium，Ir)、铑(rhodium，Rh)、锇(osmium，Os)、铷(ruthenium，Ru)等铂族贵金属(noble metal)，使导电层38的厚度约介于8000至10000埃之间，以提供足够的表面积来储存电荷。此外，导电层38可以电连接至一接触电极(未显示)，以利用接触电极作为电容器与MOS电晶体之间的电连接。或者，电容器亦可以利用其他导电结构来作为与MOS电晶体之间的电连接。在本发明的其他实施例中，导电层38亦可以由多层金属复合而成，例如由一铂金属层以及一钛(titanium，Ti)金属层共同组成导电层38，或者由一铂金属层、一二氧化铱(iridium dioxide，IrO2)层以及一铱金属层共同组成导电层38。随后，在导电层38表面形成一光阻层40，并进行一黄光处理以于光阻层40中定义出电容底电极的图案。
如图6所示，然后沿着光阻层40的图案进行一非等向性干蚀刻处理去除部分的导电层38直至绝缘层34表面，以形成一电容底电极42。去除光阻层40后，接下来依序在半导体晶片30表面形成一由二氧化硅(silicon dioxide，SiO2)所构成的绝缘层44以及一由二氧化钛(titanium dioxide，TiO2)所构成的绝缘层46。其中，二氧化硅绝缘层44是用来促进半导体晶片30表面的平坦化，因此二氧化硅绝缘层44的沉积厚度必须大于电容底电极42的高度，以降低半导体晶片30表面的高度落差。而二氧化钛绝缘层46则是用来作为一隔离层，以避免二氧化硅绝缘层44与后续沉积于半导体晶片39表面的其他材料发生反应。
如图7所示，然后在二氧化钛绝缘层46表面形成一光阻层48，并利用一黄光处理在光阻层48中形成一开口49，以定义出电容上电极洞的图案与位置。之后，如图8所示，依照光阻层48的图案进行一非等向性蚀刻处理，沿着开口49向下蚀刻绝缘层46与绝缘层44，直至电容底电极42的表面，以形成一电容上电极洞50。
如图9所示，在形成电容上电极洞50之后，部分二氧化硅绝缘层44是暴露于电容上电极洞50中，因此随后必须再于半导体晶片30表面沉积一隔离层(未显示)，例如二氧化钛层，并进行一回蚀刻去除部分的该隔离层，以于电容上电极洞50的二垂直侧壁上形成一隔离层52。隔离层52是由不会和二氧化硅发生反应的任何导电材料或绝缘材料构成，因此二氧化硅绝缘层44可以藉由隔离层52以及二氧化钛绝缘层46与后续沉积于半导体晶片30表面的其他材料隔离。
如图10所示，接着在半导体晶片30以及电容上电极洞50表面覆盖一铁电性材料层，例如由铅锆钛酸盐(lead zirconate titanate，PZT)所构成的电容介电层54。之后再于电容介电层54表面形成一由二氧化铱所构成的电容上电极56，即完成本发明的铁电性随机存取存储器的制作。在本发明的其他实施例中，电容上电极56亦可以由其他材料，例如铂、铜(copper，Cu)、铝(aluminum，Al)、钛(titanium，Ti)或氮化钛(titanium nitride，TiN)所构成。
为了避免电容介电层54于蚀刻处理中产生蚀刻损害区域而减少电容介电层54与电容底电极42之间或电容介电层54与电容上电极56之间的接触面积，以及避免电容底电极42在蚀刻处理中产生结构伤害，因此本发明是利用一自我对准接触(self-alignment contact，SAC)技术来形成电容介电层54，亦即先于电容底电极42上方沉积一厚绝缘层44，并且于绝缘层44中形成一连接至电容底电极42表面的电容上电极洞50，之后再使电容介电层54与电容上电极56的材料层填入电容上电极洞50中，便可以达到一自我对准的效果，也因此可以省略常规技术中用来定义电容介电层轮廓的蚀刻处理，进而避免电容介电层于蚀刻处理中可能产生的不必要的蚀刻损害。如此一来，也可以避免电容底电极42受到电容介电层的蚀刻损害影响而造成电容底电极42的结构伤害，因此可以有效改善漏电流等问题。
相较于常规制作一铁电性随机存取存储器的电容器的方法，本发明是利用自我对准接触技术于一电容底电极上方制作一电容介电层以及一电容上电极，因此可以有效避免常规技术中用来定义电容介电层轮廓的蚀刻处理产生的蚀刻损害区域以及处理误差，以有效提升电容介电层的介电品质以及改善存储器的效能。同时，藉由电容上电极洞的深度增加更可以有效提高电容储存电荷的面积，并且可以减少电容的平面宽度，进而提高元件的积集度。此外，本发明更于二氧化硅绝缘层与电容介电层之间形成由二氧化钛所构成的绝缘层以及隔离层，使得二氧化硅绝缘层与电容介电层可以被有效隔离，因此可以避免二者产生反应而破坏电容介电层的结构。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种于一半导体晶片上制作一铁电性随机存取存储器中的一电容器的方法，该半导体晶片上包含有一基底，以及一绝缘层设于该基底上，该方法包含有下列步骤于该绝缘层上形成一电容底电极；于该半导体晶片上形成一介电层，覆盖该电容底电极；进行一蚀刻处理，以于该介电层内形成一电容上电极洞，由该介电层表面连接至该电容底电极表面；于该电容上电极洞内的侧壁上形成一隔离层；于该介电层表面、该电容上电极洞内底部表面以及该隔离层上形成一电容介电层；以及于该电容上电极洞内形成一电容上电极。
2.如权利要求1所述的方法，其中该电容底电极是由贵金属构成，该贵金属包含有铂、钯、铱、铑、锇或铷等铂族金属。
3.如权利要求1所述的方法，其中该电容底电极是由一铂金属层以及一钛金属层构成，或由一铂金属层、一二氧化铱层以及一铱金属层构成。
4.如权利要求1所述的方法，其中该电容介电层是由铅锆钛酸盐所构成。
5.如权利要求1所述的方法，其中该介电层是由一二氧化硅层以及一二氧化钛层所构成。
6.如权利要求5所述的方法，其中该隔离层是由二氧化钛所构成，而该隔离层是用来防止该由PZT构成的电容介电层与该二氧化硅层发生反应。
7.如权利要求1所述的方法，其中该电容上电极是由二氧化铱构成。
8.如权利要求1所述的方法，其中该电容上电极包含有铂、铜、铝、钛或氮化钛等。
9.一种提升一半导体晶片上一铁电性随机存取存储器电容器的一电容介电层品质的方法，该半导体晶片上包含有一基底，以及一绝缘层设于该基底上，该方法包含有下列步骤于该绝缘层上形成一电容底电极；于该半导体晶片上形成一二氧化硅层，覆盖该电容底电极；于该二氧化硅层上形成一二氧化钛层；进行一蚀刻处理，以于该二氧化硅层以及该二氧化钛层内形成一电容上电极洞，由该二氧化钛层表面连接至该电容底电极表面；于该电容上电极洞内的侧壁上形成一由二氧化钛构成的隔离层；于该二氧化钛层表面、该电容上电极洞内底部表面以及该隔离层上形成该由铅锆钛酸盐构成的电容介电层；以及于该电容上电极洞内形成一电容上电极其中该二氧化钛层以及该由二氧化钛构成的隔离层是用来防止该由PZT构成的电容介电层与该二氧化硅层发生反应而发生破裂或剥落现象。
10.如权利要求9所述的方法，其中该电容底电极是由贵金属构成，该贵金属包含有铂、钯、铱、铑、锇或铷等铂族金属。
11.如权利要求9所述的方法，其中该电容底电极是由一铂金属层以及一钛金属层构成，或由一铂金属层、一二氧化铱层以及一铱金属层构成。
12.如权利要求9所述的方法，其中该电容上电极是由二氧化铱构成。
13.如权利要求9所述的方法，其中该电容上电极包含有铂、铜、铝、钛或氮化钛等。
全文摘要
本发明是提供一种制作FeRAM的电容器的方法。首先于一半导体晶片的基底上形成一绝缘层，接着于绝缘层上形成至少一电容底电极，然后于半导体晶片上形成一介电层并覆盖电容底电极。随后进行一蚀刻处理，以于介电层中形成一连接至电容底电极表面的电容上电极洞，并于电容上电极洞内的侧壁上形成一隔离层。最后再于介电层表面、电容上电极洞内底部表面以及隔离层上形成一电容介电层，并于电容底电极上方形成一电容上电极，完成本发明的电容制作。
文档编号H01L21/70GK1404125SQ0113290
公开日2003年3月19日 申请日期2001年9月4日 优先权日2001年9月4日
发明者郑志祥 申请人:联华电子股份有限公司