专利名称：集成电路埋层和深磷的制造方法
技术领域：
本发明涉及一种半导体集成电路制造工艺，尤其涉及一种在具有N型埋层和深磷的双极工艺中的集成电路埋层和深磷的制造方法。
背景技术：
现有技术半导体集成电路制造工艺中，N型埋层应用于晶体管正下方，N型埋层同时和N型深磷串联在一起，其共同效果使NPN管集电极串联电阻减少，同时发射极到集电极饱和压降V ces减少，这些对于大电流工作的功率晶体管是有利于性能的改进。但是，深磷工艺基本上要纵向深透外延层厚度，因此结深较深；正因为纵向结深较深，同时引起副作用使横向扩散也相当严重，从而影响了器件的合格率。
请参见图1至图3所示，它们表示现有技术有N型埋层和深磷的工艺流程制作器件的剖面示意图。其工艺流程步骤如下请参见图1所示，1.选用的是P型半导体硅单晶材料制造成硅大圆片1；2.在硅片1上表面抛光形成抛光片2，并在硅表面通过高温热氧化生成0.6μM厚二氧化硅；3.然后二氧化硅表面涂上厚度大于1μM光刻胶3(图1A上中黑圆点)，通过光刻、显影将光刻胶3中间部分光刻胶去掉，然后用HF酸将暴露出来二氧化硅腐蚀干净形成2中间部分二氧化硅消失；4.用离子注入工艺将锑元素注入到硅片中，形成的N型埋层4，N型埋层两侧由于二氧化硅和光刻胶的掩蔽作用，使锑元素被阻挡不能进入硅片内部；请见图2所示，5.将图1A上的光刻胶、二氧化硅全部去干净；在硅片1上表面生长N型外延12；请见图1C所示，6.在N型外延12上生长二氧化硅然后用光刻、腐蚀技术限定隔离区域的表面13，经过P型硼离子注入和去光刻胶，经过高温扩散形成图3中的隔离区域13的断面结构；使P型硼由于高温扩散，在纵向(垂直方向)和基片1的P型相连；由于隔离区域13是一个矩形的封闭环形结构，因此隔离区域13的P型环和基片1的P型单晶相连，形成环状结构内部和1的P型单晶的上面的被包围的N型外延12在电学上被P型硅隔离；7.通过光刻、腐蚀技术限定区域的表面14，经过高温搀杂和扩散形成限定区域14的高浓度1*1021原子/每立方公分的N型深磷断面。
8.通过光刻、刻蚀技术限定区域的表面15，进行有源器件NPN管基区硼离子注入和扩散形成15的断面；再经同样的光刻、刻蚀技术限定区域表面16，经过磷离子注入和扩散形成16的断面，16是NPN管发射区，这样形成了带有深磷有源晶体管NPN管。
由此可见，在现有技术N型埋层和深磷的工艺中，由于深磷工艺基本上要纵向深透(图上垂直方向)外延层厚度，因此结深较深；正因为纵向结深较深，同时引起副作用，即横向扩散(水平方向)也相当严重(大约是纵向结深的0.8倍)；而横向扩散较严重和深磷工艺所决定的硅中饱和溶解度高可以达到1*1021个原子/每立方公分，也密切相关；为了保证N型深磷(14)和P型隔离区(13)之间有一定击穿电压(例如是电源电压的2倍)，同样的N型深磷(14)和有源器件NPN晶体管的P型基区(15)之间也同样有一定的击穿电压，在设计时要保证N型深磷和二个P型区(上面的P隔离，P基区)有一定的间隔(图上水平间距)，使NPN管的芯片面积偏大，影响集成电路的集成度；实际工艺上要保证N型深磷和N型埋层连接，但是同时希望其横向扩散(水平方向)和P型区有一定的间隔，是有一定的难度；有时发生由于深磷和NPN管晶体管的间隔过小，发生集电结击穿电压BV cbo低于下规范而整卡报废，影响合格率。
然而，从集成电路应用角度看，相当一部分集成电路是作为接受信号工作的，它不需要发射的功能，例如无线电收音机电路，电视机遥控接收器电路等等；在接受信号2-50微伏范围内，没有必要采用上述的深磷工艺。
发明内容
本发明的目的在于提供一种集成电路埋层和深磷的制造方法，它能既保证电路性能，并同时稳定电路高合格率和提高电路集成度，简化工艺。
本发明的目的是这样实现的一种集成电路埋层和深磷的制造方法，其特点是包括以下步骤第一，选择半导体单晶材料；第二，在硅片上表面形成抛光片和二氧化硅；第三，在二氧化硅表面涂上光刻胶；第四，通过光刻、显影去掉其中部分光刻胶和腐蚀掉对应的二氧化硅，注入锑元素至硅片中，形成N型埋层；第五，去掉光刻胶和二氧化硅，在硅片上表面生长N型外延；第六，在N型外延上生长二氧化硅后通过光刻、腐蚀、P型硼离子注入和高温扩散形成隔离断面；第七，通过光刻、刻蚀技术限定对有源器件NPN管基区的硼离子注入和硼高温扩散，形成限定断面；再经同样的光刻，刻蚀技术限定磷离子注入和扩散形成再限定断面，即NPN管发射区和N型外延的欧姆接触。
在上述的集成电路埋层和深磷的制造方法中，其中，在所述的步骤四中，形成N型埋层的锑元素注入剂量的范围是2*1015个原子/每平方公分到3.9*1015个原子/每平方公分。
本发明集成电路埋层和深磷的制造方法，由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果1.本发明由于在保证电路性能前提下，取消深磷工艺，不仅简化工艺，并且稳定了电路高合格率和提高电路集成度。
2.本发明由于根据接受信号的集成电路的应用原理将深磷工艺取消，避免N型外延层厚度的深结深而引起的高浓度的横向扩散和NPN管的P型基区间隔临界，或者和P型隔离间隔临界导致NPN管击穿电压BV cbo下降，或者隔离结特性下降；从而提高器件的合格率。
3.本发明由于N型埋层工艺的锑离子注入剂量可根据应用和需求作较灵活的调整，由此节约了注入工艺成本。
通过以下对本发明集成电路埋层和深磷的制造方法的一实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为图1至图3是现有技术有N型埋层和深磷的工艺流程剖面示意图；图4至图6是依据本发明提出的集成电路埋层和深磷的制造方法的工艺流程剖面示意图。
具体实施例方式
请参见图4至图6所示，本发明，一种集成电路埋层和深磷的制造方法，包括以下步骤第一，选择半导体单晶材料步骤(见图4)；在本发明中选择的是P型半导体硅单晶材料，并将该材料制造成硅大圆片31；第二，硅片上表面形成抛光片步骤(见图4)，先在硅片的上表面经过抛光形成抛光片，然后通过在硅表面高温热氧化生成0.6微米厚二氧化硅32(见图4)；第三，二氧化硅表面形成光刻胶步骤(见图4)；先在二氧化硅32表面涂上液体的厚度1微米的光刻胶33，然后通过光刻，显影(类似照相底版冼相片)将部分光刻胶33去掉，再用氢氟酸将暴露出来二氧化硅32腐蚀干净，形成二氧化硅32中间部分消失；第四，N型埋层形成步骤(见图4)，通过采用离子注入工艺将锑元素注入到硅片中，形成N型埋层34，而由于N型埋层两侧由二氧化硅和光刻胶的掩蔽作用，因此锑元素被阻挡，不能进入硅片内部；从图4可以看到，N型埋层34的位置是由光刻、腐蚀二氧化硅决定的；其下面的N型，P型的位置也完全由光刻、腐蚀二氧化硅所决定；第五，硅片上表面生长N型外延步骤(见图5)，先将图4上的光刻胶33和二氧化硅32全部去掉；然后在硅片1的上表面生长N型外延42；第六，在N型外延上形成隔离断面步骤(见图6)，包括(1)先采用同样方法在N型外延42上生长二氧化硅；(2)接着在所生长二氧化硅上光刻，并经腐蚀技术形成限定区域43；(3)然后在限定区域43进行P型硼离子注入和高温扩散形成隔离的限定区域43断面；该限定区域43设置的目的，使限定区域43的P型硼在纵向(垂直方向)和基片31的P型相连，由于限定区域43是一个矩形的环形，因此限定区域43的P型环和31的P型单晶相连，形成环状结构内部的N型外延42在电学上被P型硅隔离；第七，形成NPN管发射区和N型外延的欧姆接触步骤(见图6)，包括通过光刻、刻蚀技术限定对有源器件NPN管基区的硼离子注入和硼高温扩散，形成限定断面；再经同样的光刻，刻蚀技术限定磷离子注入和扩散形成再限定断面，即NPN管发射区和N型外延的欧姆接触。
(1)采用同样的光刻、刻蚀技术限定区域45进行有源器件NPN管基区的硼离子注入和硼高温扩散，形成限定区域45的断面；(2)继续同样的光刻、刻蚀技术限定区域46经过磷离子注入和扩散形成46的断面，即形成NPN管发射区，同时是N型外延的欧姆接触，从而这样形成了没有深磷工艺的有源晶体管NPN管；由此可见，图6左边限定区域43标线的斜线和现有技术图3相同，而图6右边43标线的水平部分是定性反映了由于深磷工艺的取消，一个NPN管所占面积缩小，因此有利于提高集成度。
本发明的目的是在保证电路性能前提下，同时稳定电路高合格率和提高电路集成度，简化工艺。在本发明中，取消深磷工艺，用NPN管发射区的浅磷同时兼容做在原深磷位置，仅仅保证原深磷处的欧姆接触即可；并且，由于用浅磷代替深磷，则N型埋层工艺的锑离子注入剂量可以作较灵活的调整，在不影响PNP横向管(图中省略)共发射极电流放大系数B和不影响NPN管击穿BV ceo的前提下，从通常元素锑离子注入剂量是4*1015个原子/每平方公分，调整到2*1015个原子/CM2到3.9*1015个原子/每平方公分范围内，节约注入工艺成本；当然N型埋层的剂量同时需要考虑PNP横向管的电流放大系数β等因素，因此注入剂量的下限是有限的。综上所述，本发明集成电路埋层和深磷的制造方法，由于在保证电路性能前提下，取消深磷工艺，因此简化工艺且提高电路集成度；同时，避免N型外延层厚度的深结深而引起的高浓度的横向扩散和NPN管的P型基区间隔临界，从而提高器件的合格率；并且，N型埋层工艺的锑离子注入剂量可作较灵活调整，由此节约了注入工艺成本，因此极为实用。
权利要求
1.一种集成电路埋层和深磷的制造方法，其特征在于包括以下步骤第一，选择半导体单晶材料；第二，在硅片上表面形成抛光片和二氧化硅；第三，在二氧化硅表面涂上光刻胶；第四，通过光刻、显影去掉其中部分光刻胶和腐蚀掉对应的二氧化硅，注入锑元素至硅片中，形成N型埋层；第五，去掉光刻胶和二氧化硅，在硅片上表面生长N型外延；第六，在N型外延上生长二氧化硅后通过光刻、腐蚀、P型硼离子注入和高温扩散形成隔离断面；第七，通过光刻、刻蚀技术限定对有源器件NPN管基区的硼离子注入和硼高温扩散，形成限定断面；再经同样的光刻，刻蚀技术限定磷离子注入和扩散形成再限定断面，即NPN管发射区和N型外延的欧姆接触。
2.如权利要求所述的集成电路埋层和深磷的制造方法，其特征在于在所述的步骤四中，形成N型埋层的锑元素注入剂量的范围是2*1015个原子/每平方公分到3.9*1015个原子/每平方公分。
全文摘要
本发明涉及一种集成电路埋层和深磷的制造方法，其特点是包括以下步骤1.选择单晶材料；2.硅片表面形成抛光片和二氧化硅；3.在二氧化硅表面涂光刻胶；4.通过光刻、显影去掉其中部分光刻胶和腐蚀掉对应的二氧化硅，注入锑元素至硅片中形成N型埋层；5.去掉光刻胶和二氧化硅，在硅片表面生长N型外延；6.在N型外延上生长二氧化硅后通过光刻、腐蚀、P型硼离子注入和高温扩散形成隔离断面；7.通过光刻、刻蚀技术限定对有源器件NPN管基区的硼离子注入和硼高温扩散形成限定断面；再经同样的光刻，刻蚀技术限定磷离子注入和扩散形成再限定断面，即NPN管发射区和N型外延的欧姆接触。由此提高电路集成度和器件合格率且节约注入工艺成本。
文档编号H01L21/70GK1514484SQ0216055
公开日2004年7月21日 申请日期2002年12月31日 优先权日2002年12月31日
发明者鲍荣生 申请人:上海贝岭股份有限公司