专利名称：双极集成电路中硅材料质量的检测方法
技术领域：
本发明涉及一种材料质量的检验方法，尤其涉及一种判别集成电路中所使用的硅单晶片质量问题的双极集成电路中硅材料质量的检测方法。
背景技术：
集成电路制作中所使用的硅单晶片的质量极为重要，这是集成电路合格率的基础保证。硅单晶片的质量可以分为两种，即，一因原单晶片质量问题引起漏电超规范(或者称为一次缺陷)导致集成电路合格率下降，二因硅片制造(集成电路制造)的质量问题引起漏电超规范(或者称为二次缺陷)。因此如何区分是原单晶片的质量还是硅片制造的质量问题显得格外重要，它可使单晶生产厂家和硅片制造厂家各负其责改进其工艺，使之达到集成电路产品可以稳定于高合格率的状态。
而现有技术工艺证实模型PVM(Process Validation Module)测试，其PVM图形仅能对测试集成电路NPN管击穿电压BV ceo检测，以判断集成电路中NPN管质量，但是对于1uA的漏电条件下的击穿，则无法判断是原单晶片的质量问题(一次缺陷)还是硅片制造引起的二次缺陷造成漏电大的原因。
发明内容
本发明的目的在于提供一种双极集成电路中硅材料质量的检测方法，它能使简化判断单晶片质量的问题，从而保证集成电路的合格率趋于稳定。
本发明的目的是这样实现的一种双极集成电路中硅材料质量的检测方法，其特点是包括以下步骤步骤一，建立具有N埋层的NPN管结构，用以测试工艺证实模型PVM中NPN管的发射极到集电极的击穿电压BV ceo，以判断集成电路中NPN管质量；
步骤二，建立具有N型埋层的二极管结构，即有N型埋层的NPN管集电结结构，用以测量N型外延的质量；步骤三，建立没有N型埋层的二极管结构，即没有N型埋层的NPN管集电结结构，用以测量没有N型埋层的NPN管的基极到集电极的击穿电压BVceo，以便进一步判断该击穿电压的质量是否和硅材料质量相关；经过步骤二和步骤三的检测，通过排除集成电路制造的质量问题，即排除N型外延和基区的问题，从而找到因原单晶片质量问题即一次缺陷引起漏电超规范。
在上述的双极集成电路中硅材料质量的检测方法中，其中，在所述的步骤一中，建立具有N型埋层的NPN管结构包括以下步骤，1)选择适当的P型硅单晶片作为衬底；2)在P型硅单晶片表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层；3)在去掉氧化层以后生长N型外延；4)在N型外延表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域，使区域形成集电结即P型基区；5)采用光刻，刻蚀技术打开硼扩散时形成的氧化层，进行鳞或砷扩散，形成N型发射区。
在上述的双极集成电路中硅材料质量的检测方法中，其中，在所述的步骤二中，建立具有N型埋层的二极管结构包括以下步骤，1)选择适当的P型硅单晶片作为衬底；2)在P型硅单晶片表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层；3)在去掉氧化层以后生长N型外延；4)在N型外延表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域，使区域形成集电结即P型基区。
在上述的双极集成电路中硅材料质量的检测方法中，其中，在所述的步骤三中，建立没有N型埋层的二极管结构包括以下步骤，1)选择适当的P型硅单晶片作为衬底；
2)在P型硅单晶片生长N型外延；3)在N型外延表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域，使区域形成集电结即P型基区。
本发明双极集成电路中硅材料质量的检测方法，由于采用了上述的技术方案，使之与现有技术相比，具有明显的优点和积极效果。本发明由于建立具有N埋层的NPN管结构(PVM图形)，有N型埋层的NPN管集电结(二极管)结构，并增加了没有N型埋层的NPN管集电结(二极管)结构这个新结构，采用PVM新结构可以区别是集成电路制造的质量问题(一次缺陷)还是硅片制造过程中(二次缺陷)引起的NPN管漏电问题，从而将特性不正常的NPN管漏电问题的分析细化且判断正确。
通过以下对本发明双极集成电路中硅材料质量的检测方法的一实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为图1是本发明双极集成电路中硅材料质量的检测方法中步骤一集成电路中NPN管结构的结构示意图；图2本发明双极集成电路中硅材料质量的检测方法中步骤二有N型埋层二极管结构的结构示意图；图3本发明双极集成电路中硅材料质量的检测方法中步骤三没有N型埋层的二极管结构的结构示意图。
具体实施例方式
请参见图1至图3所示，本发明，一种双极集成电路中硅材料质量的检测方法，包括以下步骤步骤一，建立具有N埋层的NPN管结构，用以测试工艺证实模型PVM中NPN管的发射极到集电极的击穿电压BV ceo，以判断集成电路中NPN管质量。请参见图1所示，图1是集成电路中NPN管结构，而通常在工艺证实模型PVM(Process Validation Module)中测试的有源器件NPN晶体管和实际集成电路中NPN晶体管的结构是相同的，因此，图1同时也是PVM中NPN管结构；图1中标号10是P型硅单晶片，11是N型埋层，12是在11的单晶上生长N型外延，13是P型基区，14是N型发射区；由此形成了有N埋层NPN管。
有N埋层NPN管的制造步骤如下首先选择适当的P型硅单晶片20作为衬底；在P型硅单晶片20表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层21；在去掉氧化层以后生长N型外延22；在N型外延22表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域23，使区域23形成集电结即P型基区23；采用光刻，刻蚀技术打开硼扩散时形成的氧化层，进行鳞或砷扩散，形成N型发射区24。
上述步骤一形成了有N埋层NPN管；用以测试PVM中NPN管击穿电压BV ceo，以可以判断集成电路中NPN管质量；但是如何判断是“一次缺陷”或者是“二次缺陷”引起的质量问题，请见步骤二和步骤三。
步骤二，建立具有N型埋层的二极管结构，即有N型埋层的NPN管集电结结构，用以测量N型外延的质量。
请见图2所示，图2是本发明步骤二有N型埋层二极管结构的结构示意图。图中，标号20是P型硅单晶片，21是N型埋层，22是在21的单晶上生长N型外延，23是P型基区；图2上的编号和图1相同的，则是一起做该工艺的，由此形成了有N埋层二极管。
具体建立具有N型埋层的二极管结构的步骤是，首先选择适当的P型硅单晶片20作为衬底；在P型硅单晶片20表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层21；在去掉氧化层以后生长N型外延22；在N型外延22表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域23，使区域23形成集电结即P型基区23。
步骤三，建立没有N型埋层的二极管结构，即没有N型埋层的NPN管集电结结构，用以测量用以测量没有N型埋层的NPN管的基极到集电极的击穿电压BV ceo，以便进一步判断该击穿电压的质量是否和硅材料质量相关。
请参见图3所示，这是本发明步骤三没有N型埋层的二极管结构的结构示意图。图中，标号20是P型硅单晶片，22是在20的单晶上生长N型外延，23是P型基区；图3上的编号和图1相同的，则是一起做该工艺的，由此形成了没有N埋层二极管。
具体建立没有N型埋层的二极管结构的步骤是，首先选择适当的P型硅单晶片20作为衬底；在P型硅单晶片20生长N型外延22；在N型外延22表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域23，使区域23形成集电结即P型基区23。
经过步骤二和步骤三的检测，通过排除集成电路制造的质量问题，即排除N型外延和基区的问题，从而可以找到因原单晶片质量问题即一次缺陷引起漏电超规范。
在集成电路制造中，集成电路的报废原因较多，如果遇到一个整卡50片的合格率相当分散，从单片5％到单片90％。首先测试PVM中MOS结构，排出是表面漏电引起的击穿电压下降；然后测试PVM中N埋层的NPN管结构、具有N型埋层的二极管结构、和没有N型埋层的二极管结构；并由计算机处理分别作出三种结构及其合格率的相关图，由计算机处理可以得到相关系数R(Correlation)；得到的结果是图1的三极端管相关系数R＝0.84；图2的有埋层二极端管相关系数R＝0.1；图3的没有埋层二极端管相关系数R＝0.96。
这种情况可以解释为图1是三极管，工艺比二极管复杂，即影响因素较多，所以有相关性，但是不可能最高；图2的有埋层二极管经过测试发现其击穿电压全部达到理想的雪崩击穿电压值，其N型埋层的锑离子注入剂量从6*1014个原子/CM2到4*1015个原子/CM2，即N型埋层的浓度变化较大，但是其击穿电压不变，这可以理解为N型埋层有一种和高浓度的磷(大于1021个原子/CM2)同样的杂质吸附现象，使达到理想的雪崩击穿电压值；但是锑元素饱和溶解度有限(仅仅1019个锑原子/CM3)，因此实际上没有杂质吸附功能，因此其相关系数非常低；而图3C的没有埋层的二极管的相关系数最高，同时图3相关的工艺最少，因此比较容易判断和哪一道工序相关；
由此可见，从做了最少的加工工艺，得以得到最大的相关性，可以看出相关性与P型的单晶片或N型外延的质量有关，在排除N型外延22和基区23的问题，即可以找到单晶片的质量(即一次缺陷)是重要因素，这样就可以根据集成电路的性能要求对单晶片材料质量确定相应的规范。
综上所述，本发明，根据实际集成电路生产需要几十道工序，而分析由于漏电超规范引起质量问题进行分解，在PVM结构中设计三种结构进行判断，不仅可以使问题简化，而且可以将特性不正常的NPN管漏电问题细化，以正确区别是单晶材料质量问题(一次缺陷)还是硅片制造过程中二次缺陷引起的漏电超规范导致集成电路合格率下降，从而为单晶生产厂家和硅片制造厂家各负其责改进工艺提供准确数据，使集成电路产品达到可以稳定于高合格率的水平。
权利要求
1.一种双极集成电路中硅材料质量的检测方法，其特征在于包括以下步骤步骤一，建立具有N埋层的NPN管结构，用以测试工艺证实模型中NPN管的发射极到集电极的击穿电压，以判断集成电路中NPN管质量；步骤二，建立具有N型埋层的二极管结构，即有N型埋层的NPN管集电结结构，用以测量N型外延的质量；步骤三，建立没有N型埋层的二极管结构，即没有N型埋层的NPN管集电结结构，用以测量没有N型埋层的NPN管的基极到集电极的击穿电压，以便进一步判断该击穿电压的质量是否和硅材料质量相关；经过步骤二和步骤三的检测，通过排除集成电路制造的质量问题，即排除N型外延和基区的问题，从而找到因原单晶片质量问题即一次缺陷引起漏电超规范。
2.如权利要求1所述的双极集成电路中硅材料质量的检测方法，其特征在于在所述的步骤一中，建立具有N型埋层的NPN管结构包括以下步骤，1)选择适当的P型硅单晶片(20)作为衬底；2)在P型硅单晶片(20)表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层(21)；3)在去掉氧化层以后生长N型外延(22)；4)在N型外延(22)表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域(23)，使区域(23)形成集电结即P型基区(23)；5)采用光刻，刻蚀技术打开硼扩散时形成的氧化层，进行鳞或砷扩散，形成N型发射区(24)。
3.如权利要求1所述的双极集成电路中硅材料质量的检测方法，其特征在于在所述的步骤二中，建立具有N型埋层的二极管结构包括以下步骤，1)选择适当的(P)型硅单晶片(20)作为衬底；2)在P型硅单晶片(20)表面生长二氧化硅，采用光刻和腐蚀技术去掉氧化层，在没有氧化层区域离子注入锑，进行高温推进，形成N型埋层(21)；3)在去掉氧化层以后生长N型外延(22)；4)在N型外延(22)表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域(23)，使区域(23)形成集电结即P型基区(23)。
4.如权利要求1所述的双极集成电路中硅材料质量的检测方法，其特征在于在所述的步骤三中，建立没有N型埋层的二极管结构包括以下步骤，1)选择适当的P型硅单晶片(20)作为衬底；2)在P型硅单晶片(20)生长N型外延(22)；3)在N型外延(22)表面生长二氧化硅，采用光刻，刻蚀技术限定P型硼扩散进入区域(23)，使区域(23)形成集电结即P型基区(23)。
全文摘要
本发明涉及一种双极集成电路中硅材料质量的检测方法，其特点是包括以下步骤步骤一，建立具有N埋层的NPN管结构，用以测试工艺证实模型PVM中NPN管的发射极到集电极的击穿电压BV ceo，以判断集成电路中NPN管质量；步骤二，建立具有N型埋层的二极管结构，即有N型埋层的NPN管集电结结构，用以测量N型外延的质量；步骤三，建立没有N型埋层的二极管结构，即没有N型埋层的NPN管集电结结构，用以测量没有N型埋层的NPN管的基极到集电极的击穿电压，以便进一步判断该击穿电压的质量是否和硅材料质量相关；经过步骤二和步骤三的检测，通过排除集成电路制造的质量问题，即排除N型外延和基区的问题，从而找到因原单晶片质量问题即一次缺陷引起漏电超规范。
文档编号H01L21/66GK1514475SQ0216053
公开日2004年7月21日 申请日期2002年12月31日 优先权日2002年12月31日
发明者鲍荣生 申请人:上海贝岭股份有限公司