专利名称：薄膜晶体管阵列及其驱动电路结构的制作方法
技术领域：
本发明涉及一种薄膜晶体管阵列及其驱动电路结构，且特别是一种以六道光罩制程即可完成的薄膜晶体管阵列及其驱动电路结构。
背景技术：
针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决的方法。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(TFT-LCD)已逐渐成为市场的主流。
我们所熟知的薄膜晶体管大致上可分为非晶矽薄膜晶体管与多晶矽薄膜晶体管两种。低温多晶矽(LTPS)技术有别于一般传统的非晶矽(a-Si)技术，其电子迁移率可以达到200cm2/V-sec以上，因此可使薄膜晶体管的尺寸更小，具有增加显示器的开口率(aperture ratio)、减少功率消耗等功能。此外，低温多晶矽制程可以将部份驱动电路随同薄膜晶体管制程一并制造于基板上，大幅提升液晶显示面板的特性及可靠度，故制造成本大幅降低。
图1(A)至图1(H)绘示为已有薄膜晶体管阵列以及驱动电路制程的剖面图。请参照图1A，首先提供一基板100，并于基板100上形成一多晶矽层(polysilicon layer)，接着以第一道光罩制程(Mask 1)定义此多晶矽层，以使其形成多个多晶矽材质的岛状结构102a、102b、102c。
岛状结构102a是用以形成薄膜晶体管(TFT)，而岛状结构102b以及岛状结构102c是用以形成驱动电路，如互补金氧半导体(CMOS)。由于岛状结构102a是用以形成薄膜晶体管，故岛状结构102a通常是以阵列方式排列于基板100上，而岛状结构102b以及岛状结构102c则通常是配置于基板100的边缘或其他区域。
接着请参照图1(B)，于形成有岛状结构102a、102b、102c的基板100上依序形成一第一介电层104以及一导体层(图中未绘)。接着再以第二道光罩制程(Mask 2)定义此导体层，以于岛状结构102a、102b、102c上分别形成闸极106a、106b、106c，并于基板100的适当位置上形成储存电容器的下电极108。
接着请参照图1(C)，以第三道光罩制程(Mask 3)决定N+掺杂区域110、112的位置，以于岛状结构102a中形成N+掺杂区域110，而于岛状结构102c中形成N+掺杂区域112。其中，岛状结构102a中的N+掺杂区域110是分布于闸极106a的两侧，而岛状结构102c中的N+掺杂区域112则是分布于闸极106c的两侧。
接着请参照图1(D)，接着以第四道光罩制程(Mask 4)决定N-掺杂区域的位置，以于岛状结构102a中形成N-掺杂区域114，而于岛状结构102c中形成N-掺杂区域116。其中，岛状结构102a中的N-掺杂区域114是分布于闸极106a与N+掺杂区域110之间，而岛状结构102c中的N-掺杂区域116则是分布于闸极106c与N+掺杂区域112之间。
接着请参照图1(E)，以第五道光罩制程(Mask 5)决定P+掺杂区域的位置，以于岛状结构102b中形成P+掺杂区域118。其中，岛状结构102b中的P+掺杂区域110是分布于闸极106b的两侧。
接着请参照图1(F)，形成一第二介电层120覆盖于基板100上，接着以第六道光罩制程(Mask 6)定义第一介电层104以及第二介电层120，以决定第一介电层104以及第二介电层120的图案。
第一介电层104以及第二介电层120中具有开口122a、开口122b以及开口122c。其中，开口122a是将N+掺杂区域110暴露，开口122b是将P+掺杂区域118暴露，而开口122c则是将N+掺杂区域112暴露。
接着请参照图1(G)，形成一导体层(图中未绘)覆盖于第二介电层120上，接着再以第七道光罩制程(mask 7)定义上述的导体层以形成源极/汲极124。其中，源极/汲极124是藉由开口122a、开口122b以及开口122c而分别与N+掺杂区域110、P+掺杂区域118暴露以及N+掺杂区域112电性连接。
接着请参照图1(H)，形成一平坦层126覆盖于已形成有源极/汲极124的基板100上，接着再以第八道光罩制程(Mask 8)定义平坦层126，以决定平坦层126的图案。其中，平坦层126具有开口128，此开口128是用以将源极/汲极124a暴露。
在以第八道光罩制程(Mask 8)定义平坦层126之后，接着会形成一导电层(图中未绘)于基板100上，此导电层通常是氧化铟锡等透明材质。最后再以第九道光罩制程(Mask 9)定义上述的导电层，以形成画素电极130。
同样请参照图1(H)，由图1(H)左侧可以得知，岛状结构102c中的N-掺杂区域116及N+掺杂区域112、闸极106c以及源极/汲极124c是构成一N型金氧半导体(NMOS)。岛状结构102b中的P+掺杂区域118、闸极106b以及源极/汲极124b是构成一P型金氧半导体(PMOS)。而由上述N型金氧半导体(NMOS)以及P型金氧半导体(PMOS)即可构成一互补金氧半导体(CMOS)，此互补金氧半导体(CMOS)于面板上所扮演的角色为一内藏的驱动电路(driving circuit)，用以驱动图1H右侧薄膜晶体管(TFT)，进而控制画素的显示。
由图1(H)右侧可以得知，岛状结构102a中的N-掺杂区域110及N+掺杂区域114、闸极106a以及源极/汲极124a是构成一多晶矽型态的薄膜晶体管(Poly-TFT)。其中，薄膜晶体管藉由上述互补金氧半导体(CMOS)的驱动来控制写入画素电极130的资料(data)。
图2绘示为已有薄膜晶体管阵列以及驱动电路的制作流程图。请参照图2，已有薄膜晶体管阵列以及驱动电路的制作流程主要是由定义多晶矽层S200、定义闸极&储存电容的下电极S202、定义N+掺杂区域S204、定义N-掺杂区域S206、定义P+掺杂区域S208、定义第一介电层的图案S210、定义源极/汲极&储存电容的上电极S212、定义第二介电层的图案S214，以及定义画素电极的图案S216等步骤所构成。
已有薄膜晶体管阵列及其驱动电路结构，在制作上所需的光罩数目较多，通常需要八道(不包含N-掺杂区域114、116的制作)或是九道光罩制程才能够完成，使得制程成本难以降低。此外，由于所需的光罩数目较多，使得面板制作的时间无法有效缩短，且良率难以提升。
发明内容
本发明的目的是提出一种薄膜晶体管阵列及其驱动电路结构，其仅需以六道光罩制程即可制作完成。
为达到本发明的上述目的，提出一种薄膜晶体管阵列及其驱动电路结构，适于配置于一基板上，其主要是由多个扫描配线、多个信号配线、多个薄膜晶体管、多个画素电极、多个储存电容以及多个互补金氧半晶体管所构成。
本发明中，薄膜晶体管主要是由一多晶矽层、一源极/汲极、一N+掺杂薄膜、一闸极以及一闸极绝缘层。其中，多晶矽层是配置于基板上，源极/汲极配置于多晶矽上方，N+掺杂薄膜配置于多晶矽层与源极/汲极之间，闸极配置于多晶矽上方，而闸极绝缘层则配置于多晶矽与闸极之间。
本发明中，画素电极以及储存电容是对应于薄膜晶体管而配置于基板上。
本发明中，互补金氧半导体是由一N型金氧半导体与一P型金氧半导体所构成。N型金氧半导体主要是由一多晶矽层、一源极/汲极、一N+掺杂薄膜、一闸极以及一闸极绝缘层所构成。其中，多晶矽层配置于基板上，源极/汲极配置于多晶矽上方，N+掺杂薄膜配置于多晶矽与源极/汲极之间，闸极配置于多晶矽上方，而闸极绝缘层则配置于多晶矽层与闸极之间。
此外，N型金氧半导体中，闸极与源极/汲极的间的多晶矽层内更包括一N-掺杂区域。
P型金氧半导体主要是由一多晶矽层、一源极/汲极、一P+掺杂薄膜、一闸极以及一闸极绝缘层所构成。其中，多晶矽层配置于基板上，源极/汲极配置于多晶矽上方，P+掺杂薄膜配置于多晶矽与源极/汲极之间，闸极配置于多晶矽上方，而闸极绝缘层则配置于多晶矽层与闸极之间。
上述闸极绝缘层例如是由至少一第一介电层所构成，其中，第一介电层的材质例如为氧化矽、氮化矽、含氢的介电层等。此外，闸极绝缘层亦可由至少一第一介电层以及一第二介电层构成，其中，第一介电层的材质包括氧化矽、氮化矽、含氢的介电层等，而第二介电层的材质例如为一感光性树脂。
本发明中，闸极的材质例如为铝/钼、铝/钛等，源极/汲极的材质例如为铝/钼、钼等。
针对穿透式面板而言，导体层的材质可选用氧化铟锡等透明的导体。针对反射式面板而言，导体层的材质可以选用金属等具有良好反射特性的材质。此外，以反射式面板为例，导体层(通常为具有良好反射能力的金属)下方保护层的表面例如一凹凸的表面，以增进导体层反射光线的效果。
为让本发明的上述目的、特征、和优点能更明显易懂，特举一较佳实施例，并配合所附图式，作详细说明如下。
图1(A)至图1(H)为已有薄膜晶体管阵列以及驱动电路制程的剖面图；图2为已有薄膜晶体管阵列以及驱动电路的制作流程图；图3(A)至图3(I)为依照本发明一较佳实施例薄膜晶体管阵列以及驱动电路制程的剖面图；图4为依照本发明一较佳实施例薄膜晶体管阵列以及驱动电路的制作流程图；图5为依照本发明一较佳实施例互补金氧半导体(CMOS)的布局(layout)示意图；以及图6为依照本发明一较佳实施例画素的布局示意图。
具体实施例方式
图3(A)至图3(I)为依照本发明一较佳实施例薄膜晶体管阵列以及驱动电路制程的剖面图。请参照图3(A)，首先提供一基板300，并依序于基板300上形成一多晶矽层以及一N+掺杂薄膜，接着一第一道光罩制程(Mask 1)定义上述的多晶矽层以及N+掺杂薄膜，以形成多个由多晶矽层302a、302b、302c以及N+掺杂薄膜304a、304b、304c堆叠而成的岛状结构。
上述多晶矽层的形成方式例如是先形成一非晶矽薄膜(a-Si)于基板300上，接着再对此非晶矽层进行一准分子雷射回火制程(ExcimerLaser Annealing，ELA)，以使得非晶矽层结晶成为多晶矽层。而N+掺杂薄膜的形成方法例如是直接以化学气相沈积的方式沈积一具有N+掺杂的非晶矽薄膜于基板300上；或是先形成一非晶矽薄膜于基板300上，的后再对此非晶矽进行N型离子掺杂，以形成N+掺杂薄膜。
岛状结构302a是用以形成薄膜晶体管(TFT)，而岛状结构302b以及岛状结构302c是用以形成驱动电路，如互补金氧半导体(CMOS)。由于岛状结构302a是用以形成薄膜晶体管，故岛状结构302a例如是以阵列方式排列于基板300上，而岛状结构302b以及岛状结构302c则例如是配置于基板300的边缘或其他区域。
接着请参照图3(B)与图3(C)，以第二道光罩制程(Mask 2)决定P+掺杂区域306的位置，藉由P型离子的掺杂的动作而于N+掺杂薄膜304b的全部区域(如图3(B)所绘示)或是部份区域(如图3(C)所绘示)中形成P+掺杂区域306。
接着请参照图3(D)，于基板300上形成一第一导体层(图中未绘示)，接着再以第三道光罩制程(Mask 3)定义上述的第一导体层，以于N+掺杂薄膜304a、P+掺杂区域306以及N+掺杂薄膜304c上分别形成源极/汲极308a、308b、308c。并于基板300的适当位置上形成储存电容器的下电极310。
然而，在定义第一导体层时，第三道光罩制程可以同时定义位于第一导体层下方的N+掺杂薄膜304a、304b、304c或是P+掺杂区域306(图3(B)、3(C)所示)。因此，源极/汲极308a会与其下的N+掺杂薄膜304a具有相同的图案；源极/汲极308b会与其下的P+掺杂区域306具有相同的图案；而源极/汲极308c也会与其下的N+掺杂薄膜304c具有相同的图案。
接着请参照图3(E)，于基板300上依序形成一第一介电层(图中未绘示)以及一第二导体层(图中未绘示)，接着以第四道光罩制程(Mask 4)定义上述介电层以及第二导体层，以于多晶矽层302a、302b、302c上分别形成闸极绝缘层312a、312b、312c与闸极314a、314b、314c的堆叠结构。
本实施例中，闸极绝缘层312a、312b、312c形成之后例如可对闸极绝缘层312a、312b、312c进行一快速热制程(Rapid Thermal Process，RTP)，以使得闸极绝缘层312a、312b、312c的品质更为提升。
闸极绝缘层312a、312b、312c例如是由至少一第一介电层所构成，其中第一介电层的材质例如为氧化矽、氮化矽、含氢的介电层等。而闸极绝缘层312a、312b、312c亦可由至少一第一介电层以及一第二介电层构成，其中第一介电层的材质包括氧化矽、氮化矽、含氢的介电层等，而第二介电层的材质例如为一感光性树脂。此外，闸极314a、314b、314c的材质例如为铝/钼、铝/钛等，而源极/汲极308a、308b、308c的材质例如为铝/钼、钼等。
同样请参照图3(E)，第四道光罩制程(Mask 4)中会于下电极310上形成一介电层316以及一上电极318，下电极310、介电层316以及上电极318即构成一储存电容器。此外，第四道光罩制程(Mask 4)中会于基板300的适当位置上形成介电层320以及配线322的堆叠结构。
然而，熟习该项技术的应能轻易理解闸极314a、314b、314c与源极/汲极308a、308b、308c的制作顺序可因应制程而有所调整。也就是，本实施例中并不限定源极/汲极308a、308b、308c以及闸极314a、314b、314c的制作顺序。
接着请参照图3(F)，形成一保护层324于基板300上，接着再以第五道光罩制程(Mask 5)定义保护层324，以决定保护层324的图案。保护层324中例如具有开口326a、326b、326c、326d、326e。其中，开口326a是用以将源极/汲极308a暴露，开口326b是用以将源极/汲极308b暴露，开口326c是用以将源极/汲极308c暴露，开口326d是用以将储存电容器的上电极318暴露，而开口326e是用以将配线322暴露。
接着请参照图3(G)，在以第五道光罩制程(Mask 5)定义保护层324之后，接着形成一导电层(图中未绘示)于基板300上，此导电层通常是氧化铟锡等透明材质。最后再以第六道光罩制程(Mask 6)定义上述的导电层，以形成导线328以及画素电极330。
接着请参照图3(H)及图3(I)，其绘示与图3(F)及3(G)类似，为其差异在于一为穿透式面板(图3(H)及图3(I))，而另一为反射式面板(图3(F)及图3(G))。图3(H)及图3(I)中的保护层324具有一凹凸表面332，且配置于凹凸表面332上的画素电极334例如是选用一些具有良好效果的导体。藉由保护层324上的凹凸表面332将可增进画素电极334(反射电极)反射光线的效果。
接着请同时参照图3(G)以及图3(I)，由图3(G)以及图3(I)左侧可以得知，多晶矽层302c、N+掺杂薄膜304c、源极/汲极308c、闸极绝缘层312c以及闸极314c是构成一N型金氧半导体(NMOS)。多晶矽层302b、P+掺杂薄膜306、源极/汲极308b、闸极绝缘层312b以及闸极314b是构成一P型金氧半导体(PMOS)。而由上述N型金氧半导体(NMOS)以及P型金氧半导体(PMOS)即可构成一互补金氧半导体(CMOS)，此互补金氧半导体于面板上所扮演的角色为一内藏的驱动电路，用以驱动图3(G)以及图3(I)右侧薄膜晶体管，进而控制画素的显示。
由图3(G)以及图3(I)右侧可以得知，多晶矽层302a、N+掺杂薄膜304a、源极/汲极308a、闸极绝缘层312a以及闸极314a是构成一多晶矽型态的薄膜晶体管。其中，薄膜晶体管是藉由上述互补金氧半导体的驱动来控制写入画素电极330或是画素电极334中的资料。
图4绘示为依照本发明一较佳实施例薄膜晶体管阵列以及驱动电路的制作流程图。请参照图4，本实施例薄膜晶体管阵列以及驱动电路的制作流程主要是由定义多晶矽层S400、定义P+掺杂区域S402、定义源极/汲极&N+掺杂薄膜回蚀&储存电容的下电极S404、定义闸极&储存电容的上电极S406、定义保护层的图案S408，以及定义画素电极&导线的图案S410等步骤所构成。由S400至S410总共需要六道光罩制程。然而，若在驱动电路中的N型金氧半导体(NMOS)中制作N-掺杂区域(轻掺杂区域)的话，则需要再增加一道光罩制程。
图5绘示为依照本发明一较佳实施例驱动电路中互补金氧半导体的布局示意图。请参照图5，分别施加电压Vin、Vdd以及Vss于接点504、506以及508上，由于接点504与闸极500及闸极502电性连接，因此施加于接点504上的Vin可用以控制N型金氧半导体与P型金氧半导体通道层的导通与否，而N型金氧半导体与P型金氧半导体通道层的导通与否则会直接影响到互补金氧半导体由接点510的输出Vout，而由接点510输出的Vout值可能为Vdd或是Vss其中之一。
然而，图5中所绘示的驱动电路仅为一的互补金氧半导体单元的布局示意图，而熟习该项技术的应能了解面板上的驱动电路可由上述的互补金氧半导体搭配其他电路或元件而构成，以驱动面板上的画素阵列。
图6绘示为依照本发明一较佳实施例画素的布局示意图。请参照图6，由上述图3(A)至图3(I)的六道光罩制程所制作出的画素结构主要包括一扫描配线600、一信号配线602、一薄膜晶体管604、一储存电容器606以及一画素电极330(334)所构成。其中，薄膜晶体管604主要是由多晶矽层302a、闸极314a、N+掺杂薄膜304a以及源极/汲极308a所构成。此外，扫描配线600与薄膜晶体管604中的闸极314a连接，以控制其下通道层(多晶矽层302a)的开关，而所欲写入的资料则是经由信号配线602传输以及薄膜晶体管604的控制而写入画素电极330(334)中。
综上所述，本发明薄膜晶体管阵列及其驱动电路结构至少具有下列优点1.本发明薄膜晶体管阵列及其驱动电路结构，在制作上仅需六道光罩即可完成，使其制作成本大幅降低。
2.本发明薄膜晶体管阵列及其驱动电路结构，其在制作时所使用的光罩数目较少，使得面板制作的时间缩短许多。
3.本发明薄膜晶体管阵列及其驱动电路结构，其在制作上所使用的光罩数目较少，有助于面板优良率的提升。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。
权利要求
1.一种薄膜晶体管阵列及其驱动电路结构，适于配置于一基板上，其特征在于，该结构包括复数个扫描配线，配置于该基板上；复数个信号配线，配置于该基板上；复数个薄膜晶体管，该些薄膜晶体管是藉由该些扫描配线与该些信号配线驱动，每一该些薄膜晶体管包括一多晶矽层，配置于该基板上；一源极/汲极，配置于该多晶矽上方；一N+掺杂薄膜，配置于该多晶矽层与该源极/汲极的间；一闸极，配置于该多晶矽上方；一闸极绝缘层，配置于该多晶矽与该闸极的间；复数个画素电极，对应于该些薄膜晶体管配置复数个储存电容，对应于该些画素电极配置；以及复数个互补金氧半导体，每一该些互补金氧半导体包括一N型金氧半导体与一P型金氧半导体。
2.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述N型金氧半导体包括一第二多晶矽层，配置于该基板上；一第二源极/汲极，配置于该第二多晶矽上方；一第二N+掺杂薄膜，配置于该第二多晶矽与该第二源极/汲极的间；一第二闸极，配置于该第二多晶矽上方；以及一第二闸极绝缘层，配置于该第二多晶矽层与该第二闸极的间。
3.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述闸极与该源极/汲极之间的该多晶矽层内更包括一N-掺杂区域。
4.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述P型金氧半导体包括一第三多晶矽层，配置于该基板上；一第三源极/汲极，配置于该第三多晶矽上方；一第P+掺杂薄膜，配置于该第三多晶矽与该第三源极/汲极的间；一第三闸极，配置于该第三多晶矽上方；以及一第三闸极绝缘层，配置于该第三多晶矽层与该第三闸极的间。
5.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述闸极绝缘层包括一介电层，而该介电层的材质包括氧化矽、氮化矽、含氢的介电层其中的一。
6.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述闸极绝缘层包括一第一介电层；以及一第二介电层，配置于该第一介电层上。
7.如权利要求6所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述第一介电层的材质包括氧化矽、氮化矽、含氢的介电层其中之一，而该第二介电层的材质包括一感光性树脂。
8.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述闸极的材质包括铝/钼、铝/钛其中之一。
9.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述源极/汲极的材质包括铝/钼、钼其中之一。
10.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述画素电极是为一透明电极，而该画素电极的材质包括氧化铟锡。
11.如权利要求1所述的薄膜晶体管阵列及其驱动电路结构，其特征在于，所述画素电极是为一反射电极，而该画素电极的材质包括金属。
全文摘要
一种薄膜晶体管阵列及其驱动电路结构，适于配置在一基板上，其主要是由多个扫描配线、多个信号配线、多个薄膜晶体管、多个画素电极、多个储存电容以及多个互补金氧半晶体管所构成。薄膜晶体管主要是由一多晶矽层、一源极/汲极、一N+掺杂薄膜、一闸极以及一闸极绝缘层。其中，多晶矽层是配置于基板上，源极/汲极配置于多晶矽上方，N+掺杂薄膜配置于多晶矽层与源极/汲极之间，闸极配置于多晶矽上方，而闸极绝缘层则配置于多晶矽与闸极之间。
文档编号H01L27/02GK1516279SQ0310163
公开日2004年7月28日 申请日期2003年1月10日 优先权日2003年1月10日
发明者陈信铭 申请人:统宝光电股份有限公司