专利名称：相变材料电子存储器结构及其成形方法
技术领域：
本发明一般涉及随机存取存储器(RAM)。更具体地说，本发明涉及相变材料电子存储器结构和用于形成相变材料电子存储器结构的方法。
背景技术：
RAM可用于计算机系统中。一般地说，与长期存储器例如硬盘驱动器相比，RAM可以用快得多的速度进行读写操作。此外，与硬盘驱动器相比，RAM一般更致密，并且一般消耗较小的功率。
RAM装置一般包括存储单元阵列。存储单元一般按行和列构成。每个行一般包括相应的字线，每个列一般包括相应的位线。图1表示存储单元110，120，130，140的RAM阵列，以及相应的字线(WL)和位线(BL)。RAM存储单元110，120，130，140位于字线和位线的交点，每个RAM存储单元110，120，130，140一般存储一个信息位。
RAM存储单元110，120，130，140包括用于把RAM存储单元110，120，130，140设置为至少两个逻辑状态之一的功能。每个逻辑状态代表一个信息位。此外，RAM存储单元110，120，130，140包括用于检测RAM存储单元110，120，130，140的每个的逻辑状态的功能。
一种特定的RAM存储单元结构包括相变材料。相变材料存储单元一般包括通过把相变材料设置为其两个物理状态之一存储的数据。例如，相变材料的第一物理状态可以包括高电阻状态，相变材料的第二物理状态可以包括低电阻状态。第一物理状态可以表示二进制的0，第二物理状态可以表示二进制的1。
一种特定的相变材料RAM存储单元可以包括呈具有高电阻的无定形状态的第一物理状态。相变材料RAM存储单元还包括呈低电阻的晶体状态的第二物理状态。相变材料RAM存储单元的电阻可以通过检测相变材料存储单元的电阻被确定(即读出)。该电阻可以通过对相变材料存储单元施加电压或电流，并且检测产生的电流或电压来检测。
图2A表示一种典型的可以施加于相变材料RAM存储单元上的用于设置存储单元的电阻状态因而也是存储单元的逻辑状态的电压信号。第一电压波形210可以称为写信号。写信号210包括足够大的电压电平，使得存储单元的相变材料产生焦耳热，以便把相变材料转换成无定形状态。第二电压波形220可被称为擦除信号。擦除信号具有持续时间较长的较低的电压。擦除信号可以使相变材料回复到晶体状态。
图2B表示相应于图2A的电压波形210，220的典型的装置温度轨迹212，222。第一电压波形210产生超过相变材料的熔化温度(由线225表示)的第一温度轨迹212。第二电压波形220产生不超过相变材料的熔化温度的第二温度轨迹222。不过，第二温度轨迹222表示相变材料的温度被升高一个较长的时间间隔。
图3详细表示相变材料RAM存储单元。位线310和字线320和相变材料存储单元330电气相连。电压被施加于位线310和字线320上，从而产生通过相变材料存储单元330的电流I。产生用于设置相变存储单元330的状态的热量。
图3的相变材料存储单元的结构的缺点在于，导电的位线310和导电的字线320的每一个都从相变材料存储单元330带走大量的热量，如图3中的H和相关的箭头所示。因此，为了使相变材料存储单元330产生足够的热量，从而设置其物理状态，必须施加比没有导热的有传导性的位线310和字线320时所需的电压较大的电压和产生的电流，从而补偿由导电的位线310和导电的字线320从相变存储单元330带走的热量。一般地说，施加较大的电压和电流是不希望的，因为这使得RAM结构需要较多的功率。
此外，离开选择的相变材料存储单元330的热传导可能引起相邻的相变材料存储单元局部加热。局部加热可以使得相邻的相变材料存储单元开始改变物理状态。这个作用一般被称为串扰，应当被减到最小。
需要一种用于相变材料存储元件结构的设备和方法，其提供在相变材料存储元件结构内的相变材料的更有效的加热。该相变材料存储元件结构应当容易制造。该相变材料存储元件结构应当把在相变材料存储元件阵列内的相邻相变材料存储元件之间的串扰减到最小。
发明内容
本发明包括一种用于提供在相变材料存储元件结构内的相变材料的更有效地加热的相变材料存储元件结构及其形成方法。该相变材料存储元件结构容易制造。该相变材料存储元件结构能够把在相变材料存储元件阵列内的相邻相变材料存储元件之间的串扰作用减到最小。
本发明的第一实施例包括一种电子存储器结构。该电子存储器结构包括衬底。基本上平的第一导体与该衬底相邻地被形成。一个互连层与该第一导体相邻地被形成。相变材料元件与该互连层相邻地被形成。该互连层包括从第一导体向相变材料元件延伸的导电的互连结构。该互连结构包括物理上与该第一导体相连的第一表面。该互连结构还包括与该相变材料元件连附的第二表面。该第二表面的第二表面区域基本上小于该第一表面的第一表面区域。基本上平的第二导体与相变材料元件相邻地被形成。
本发明的第二实施例包括一种电子存储器结构。该电子存储器结构包括衬底，以及与该衬底相邻地形成的基本上平的第一导体。一个互连层与该第一导体相邻地被形成。相变材料元件与该互连层相邻地被形成。该互连层包括从第一导体向相变材料元件延伸的导电的互连结构。该互连结构包括物理上与该第一导体相连的第一表面。该互连结构还包括与该相变材料元件连附的第二表面。该相变材料元件包括在物理上与该互连层相连的相变表面。该相变表面具有一个相变表面区域。少量的该相变表面区域在物理上与导电的互连结构相连。基本上平的第二导体与相变材料元件相邻地被形成。
本发明的第三实施例包括用于形成电子存储器结构的方法。该方法包括在衬底上沉积第一导体。在第一导体和衬底的上方沉积互连层绝缘体。在该互连层绝缘体中向下直到第一导体蚀刻出一个沟槽。在该沟槽上方沉积互连层导体。在该互连层导体上沉积第二互连层绝缘体。该第二互连层绝缘体被抛光，从而露出互连层导体的部分。在一部分露出的互连层导体部分上沉积相变材料。在相变材料上沉积第二导体。
本发明的其它方面和优点从下面结合附图进行的详细说明中将会更加清楚地看出，其中的附图以示例的方式说明本发明的原理。
图1表示现有技术的RAM存储单元阵列的一部分；图2A表示施加于相变材料RAM单元上的用于改变RAM单元的物理状态的电压波形；图2B表示在图2A的电压波形的作用下RAM单元的相变材料的温度的轨迹；图3详细表示现有技术的RAM存储单元的实施例；图4表示本发明的实施例；图5表示从不同的方向看的图4的实施例；以及图6到图23表示用于形成本发明的实施例的处理步骤。
具体实施例方式
如说明性的附图所示，本发明涉及一种相变材料存储元件结构及其成形方法，其使得在相变材料存储元件结构内的相变材料能够更有效地发热。该相变材料存储元件结构容易被制造。该相变材料存储元件结构使得在相变材料存储元件阵列内的相邻的相变材料存储元件之间的串扰影响减到最小。
图4表示本发明的实施例。该实施例包括衬底410，基本上平的第一导电层420，互连层430，相变材料层440，以及基本上平的第二导电层450。互连层430包括导电的互连结构432和绝缘体434。
在第一导电层420与第二导电层450之间施加的电压产生通过第一导电层420、导电互连结构432、相变材料层440和第二导电层450的电流。传导的电流导致将在相变材料层440中产生的热量，该热量使相变材料层440改变物理状态。第一物理状态可以包括低电阻状态(一般是无定形状态)，第二物理状态可以包括高电阻状态(一般为晶体状态)。通过控制施加于第一导电层420和第二导电层450的电压和电流，可以控制该物理状态(高电阻或低电阻)。一般地说，相变材料层440包括在两个物理状态之间局部改变的相变材料层440的一部分442。
相变材料层440包括若干个相变材料层元件440，其中每个元件相应于一个RAM单元。在图4中未示出，但是一般包括在相邻的RAM单元之间的绝缘体材料。即该绝缘体材料(未示出)一般位于相邻的RAM单元的相变材料层元件之间。
如上所述，相变材料层440的物理状态可以通过在相变材料层440上施加电压或电流，并且检测所得的电流或电压来确定(读出)。显然，当检测相变材料层440的物理状态时，施加的电压或电流必需足够低，以便不会改变或者修改相变材料层440的物理状态。即，读出RAM相变材料层元件的状态的操作必需不改变或修改相变材料层440的当前的物理状态。
如上所述，第一导电层420和第二导电层450可以作为散热器，因此，减少相变材料层440的物理状态改变的效率。即，第一导电层420和第二导电层450使得施加于相变材料层440以改变该相变材料层440的物理状态的功率的数量大于如果第一导电层420和第二导电层450不导热时的数量。
互连层430提供在相变材料层440和第一导电层420之间的热隔离。导电的互连结构432提供在第一导电层420和相变材料层440之间的电连接。在导电互连结构432内以及与相邻的相变材料层元件440相关的分开的导电互连结构432之间，包括绝缘体434。
包括互连层430使得减少了在物理上与导电、导热的材料例如第一导电层420接触的相变材料层440的表面区域的数量。因此，相变材料层440可被更有效地加热。
第一导电层420在物理上不与相变材料层440相连。因此，与第一导电层420和相变材料层440同高的情况相比，第一导电层420从相变材料层440带走的热量少得多。
第一导电层420邻近衬底410被形成。该邻近形成可以包括第一导电层420直接邻近衬底410被形成，或者可以包括第一导电层420和衬底足够地分开，从而使得能够形成不直接与衬底410相邻的垂直定向的装置。
因为第一导电层420和第二导电层450不从一个相变材料层元件440向另一个相变材料层元件440传递热量，所以与相邻的相变材料RAM单元的串扰被减到最小。
如后所述，互连层430的导电互连结构432可以通过在互连层430中蚀刻沟槽形成。在沟槽的边缘形成导体。该导体形成导电互连结构432。
图5表示从不同的方向看的图4的实施例。更具体地说，图5是本发明的实施例的顶视图。第二个基本上平的导电层450没有示出，使得可以更清楚地表示实施例的其余部分。
一般地说，第一基本上平的导电层420被图案化而形成导电的字线或者导电的位线。第二基本上平的导电层450(图5中未示出)被图案化而形成导电的字线或者导电的位线。阵列的每个RAM元件由第一基本上平的导电层420和第二基本上平的导电层450选择。
实施例包括在物理上和电气上与每个相变材料层元件440相连的第二基本上平的导电层450。第一基本上平的导电层420可以通过互连层430的导电的互连结构432与每个相变材料层元件440电气相连。
如上所述，互连层430一般包括绝缘体434，以及通过绝缘体434延伸并使第一基本上平的导电层420与相变材料层元件440电气相连的导电互连结构432。在图5中示出了绝缘体434，以便表示实施例只包括在物理上和电气上与相变材料层元件440相连的导电互连结构432的外部拐角。
图5所示的实施例包括形成在互连层430的绝缘体434中的方形的沟槽。导电的互连结构432被形成在沟槽的边沿上。在导电的互连结构432上沉积附加的绝缘体434。结果使得只有方形沟槽的外边沿是导电的，并且在第一基本上平的导电层和相变材料层元件440之间提供电连接。
在互连层430的形成期间，可以控制导电的互连结构432的厚度。在物理上与相变材料层元件440相连的导电的互连结构432的表面区域的数量可以通过控制导电的互连结构432的厚度以及相变材料层元件440在导电的互连结构432上的位置来控制。
在相变材料层元件440和第一基本上平的导电层420之间的减少的接触区域(即通过导电的互连结构432)克服了前述的现有技术的缺点。相变材料层元件440的区域的一个较小的百分比与导体接触。因此，可以减少热损失和热串扰。减少热损失使得能够减少用于使相变材料层元件440晶体化所需的驱动电流的数量。
衬底400可以由硅、氧化硅、氧化铝、氧化镁或其它类型的熟知的陶瓷制成。不过，上述的表是非穷举的。可以使用其它的材料形成衬底400。
第一基本上平的导电层420可以由铜、铝、钨及其合金制成。不过，这个表是非穷举的。可以使用其它材料形成第一基本上平的导电层420。
互连层430的导电的互连结构432可以由钼、钨、铝、钛、铜、镍或它们的合金制成。导电的互连结构432也可以由钽-硅-镍制成。这个表是非穷举的。也可以使用其它的材料制造导电的互连结构432。
互连层430的绝缘体层434可以由氧化硅、硼磷硅酸盐玻璃、硼硅酸盐玻璃或者磷硅酸盐玻璃制成。不过这个表是非穷举的。也可以使用其它的材料制造绝缘体层434。
相变材料元件440可以由从Te、Se、Ge、Sb、Bi、Pb、Sn、As、S中选择的一组元素构成。形成相变材料的方法在材料科学领域内是熟知的。
第二基本上平的导电层450可以由铜、铝、钨或者它们的合金制成。不过，这个表是非穷举的。也可以使用其它的材料制造第二基本上平的导电层450。
图6到图23表示在制造本发明的实施例时进行的操作。
图6表示衬底610，在该衬底610上沉积有第一基本上平的导电层620。第一基本上平的导电层620可以利用化学气相沉积(CVD)方法沉积。如上所述，衬底可以由硅、氧化硅、氧化铝、玻璃、氧化镁或其它类型的熟知的陶瓷制成。第一基本上平的导电层620可以由铜、铝、钨或其合金制成。
图7表示在第一基本上平的导电层620上沉积并形成图形的一层光刻胶710。该图形在第一基本上平的导电层620内能够形成位线或字线。
图8表示被形成图形的第一基本上平的导电层810，其按照光刻胶层710的图形被蚀刻而在第一基本上平的导电层620内形成该图形。使导电层形成图形在半导体处理领域内是熟知的处理。
图9表示光刻胶层710被除去从而只剩下被形成图形的第一基本上平的导电层810。光刻胶可以通过蚀刻处理被除去。图9中的剖面线A-A’在后面的图中使用。
图10是图9的A-A’截面图，其中绝缘的介电层1010被沉积在形成图形的第一基本上平的导电层810上。如前所述，绝缘介电层1010可以由氧化硅、硼磷硅酸盐玻璃、硼硅酸盐玻璃或者磷硅酸盐玻璃制成。
图11表示经过抛光基本上平的绝缘介电层1010。可以使用化学机械抛光(CMP)处理来抛光绝缘介电层1010。
图12表示被沉积在抛光的绝缘介电层1010上的平版印刷成图形的光刻胶1210。该图形确定了上述的沟槽的形状和位置。该沟槽使得能够形成上述的导电的互连结构432。
图13表示被形成图形的绝缘介电层1310。除去绝缘介电层而形成沟槽，这可以使用氧化物蚀刻。可以调节蚀刻处理，使得能够形成具有斜的边沿的沟槽。可以通过光刻胶的灰化处理除去平版印刷成图形的光刻胶1210。
图14表示被沉积在形成图形的绝缘介电层1310上的导电层1410。导电层1410的沉积可以通过保角金属导体沉积处理进行。该沉积处理可以是CVD处理。如前所述，导电层1410可以由钼、钨、铝、钛、铜或它们的合金制成。
图15表示被沉积的另一个绝缘层1510。这可以包括氧化物沉积处理。可以使用CVD处理沉积绝缘体层1510。
图16表示被抛光而形成互连层1620内的导电的互连结构1610的绝缘体层1510和导电层1410。现在可以在互连层1620上形成相变材料元件。抛光可以由CMP处理进行。
图17表示被沉积在互连层1620上的相变材料层1710。相变材料层1710可以由从Te、Se、Ge、Sb、Bi、Pb、Sn、As、S中选择的一组元素构成。可以使用CVD处理沉积相变材料层1710。
图18表示沉积在相变材料层1710上方利用平版印刷形成图形的光刻胶层1810。该图形确定了包括在各个RAM存储元件内的相变材料层元件的最终图形。
图19表示被蚀刻并被除去光刻胶层1810的相变材料层1710。而后只留下相变材料元件1910。
图20表示被沉积在相变材料元件1910上方的绝缘层2010，以及被抛光的绝缘层2010。绝缘层可以通过CVD处理沉积，并通过CMP处理抛光。
图21表示在绝缘层2010和相变材料元件1910上方沉积的第二基本上平的导电层2110。
图22表示被形成图形从而形成导电的字线或位线的阵列的第二基本上平的导电层2110。被形成图形的第二基本上平的导电层2210可以通过沉积平版印刷成图形的光刻胶，蚀刻第二基本上平的导电层2110并除去形成图形的光刻胶来获得。
图23表示被沉积和抛光的另一个绝缘层。如前面的处理那样，该绝缘层可以通过CVD处理被沉积，并通过CMP处理被抛光。这个新的绝缘层与旧的绝缘层2010联结而形成新的绝缘层2310。
虽然上面说明了本发明的特定实施例，但是本发明不限于所述的特定的形状和结构。本发明只由所附权利要求限定。
权利要求
1.一种电子存储器结构，该电子存储器结构包括衬底(410)；与该衬底(410)相邻地形成的基本上平的第一导体(420)；与该第一导体(420)相邻地形成的互连层(430)；与该互连层(430)相邻地形成的相变材料元件(440)；该互连层(430)包括从第一导体(420)向相变材料元件(440)延伸的导电的互连结构(432)，该互连结构(432)具有物理上与该第一导体(420)相连的第一表面，该互连结构(432)具有与该相变材料元件(440)连附的第二表面，该第二表面的第二表面区域基本上小于该第一表面的第一表面区域；以及与相变材料元件(440)相邻地形成的基本上平的第二导体(450)。
2.如权利要求1所述的电子存储器结构，其中该相变材料元件(440)包括具有一相变表面区域的在物理上与该互连层(430)相连的相变表面，少量的该相变表面区域在物理上与导电的互连结构(432)相连。
3.如权利要求1所述的电子存储器结构，其中互连结构(432)的少量的第二表面在物理上与该相变表面区域相连。
4.如权利要求1所述的电子存储器结构，其中互连结构(432)的基本上所有的第一表面在物理上与该第一导体(420)相连。
5.如权利要求1所述的电子存储器结构，还包括共同位于互连层(430)和第二导体(450)之间的多个相变元件(440)。
6.如权利要求5所述的电子存储器结构，还包括在相变元件之间的绝缘体材料。
7.如权利要求6所述的电子存储器结构，其中该绝缘体材料包括介电材料。
8.如权利要求1所述的电子存储器结构，其中第一导体(420)和第二导体(450)被规定作为字线和位线。
9.一种电子存储器结构，该电子存储器结构包括衬底(410)；与该衬底(410)相邻地形成的基本上平的第一导体(420)；与该第一导体(420)相邻地形成的互连层(430)；与该互连层(430)相邻地形成的相变材料元件(440)；该互连层(430)包括从第一导体(420)向相变材料元件(440)延伸的导电的互连结构(432)，该互连结构(432)具有物理上与该第一导体(420)相连的第一表面，该互连结构(432)具有与该相变材料元件(440)连附的第二表面；该相变材料元件(440)包括在物理上与该互连层(430)相连的相变表面，该相变表面具有一相变表面区域，少量的该相变表面区域在物理上与导电的互连结构(432)相连；以及与相变材料元件(440)相邻地形成的基本上平的第二导体(450)。
全文摘要
本发明包括一种电子存储器结构。该电子存储器结构包括衬底(410)。基本上平的第一导体(420)与该衬底(410)相邻地被形成。一个互连层(430)与该第一导体(420)相邻地被形成。相变材料元件(440)与该互连层(430)相邻地被形成。该互连层(430)包括从第一导体(420)向相变材料元件(440)延伸的导电的互连结构(432)。该互连结构(432)包括物理上与该第一导体(420)相连的第一表面。该互连结构(432)还包括与该相变材料元件(440)连附的第二表面。该第二表面的第二表面区域基本上小于该第一表面的第一表面区域。基本上平的第二导体(450)与相变材料元件(440)相邻地被形成。
文档编号H01L27/24GK1457058SQ03120148
公开日2003年11月19日 申请日期2003年3月10日 优先权日2002年5月10日
发明者H·李, D·拉扎罗夫, N·梅耶尔, J·艾伦森, K·克拉默, K·乌尔默, D·普恩萨兰, P·弗里克, A·科尔, A·范布罗克林 申请人:惠普公司