专利名称：薄膜晶体管阵列基板及其制造方法和掩模的制作方法
技术领域：
本发明涉及薄膜晶体管阵列基板，尤其涉及液晶显示器件中的薄膜晶体管阵列基板及其制造方法和在该制造方法中使用的掩模。
背景技术：
通常地，液晶显示(LCD)器件通过施加电场来控制光透射率，以产生图像。LCD器件通常包括具有按矩阵排列的液晶单元的液晶板和用于驱动液晶单元的驱动电路。
液晶显示板包括薄膜晶体管阵列基板和相对的滤色器阵列基板，其中位于两基板之间的间隔物保持恒定的单元间隙，且在单元间隙内设置液晶材料。薄膜晶体管阵列基板通常包括选通线(gate line)和数据线、在选通线和数据线交叉点的薄膜晶体管开关器件、在由交叉的选通线和数据线限定的液晶单元之内的并连接到薄膜晶体管的像素电极、和排列膜(alignment film)。选通线和数据线分别经选通焊盘部分和数据焊盘部分传输来自驱动电路的信号。响应于选通线传输的扫描信号，薄膜晶体管把在数据线上传输的像素电压传递到像素电极。滤色器阵列基板通常包括用于每个液晶单元的滤色器、隔开滤色器的黑底(black matrix)、向液晶单元提供参考电压的公共电极、和排列膜。
液晶显示板通常通过单独地制备薄膜阵列基板和滤色器阵列基板、把薄膜阵列基板和滤色器阵列基板连接到一起、在基板之间注入液晶材料、和在薄膜阵列基板和滤色器阵列基板之间密封液晶材料来制成。因为制造薄膜晶体管阵列基板需要多掩模工艺，所以制造薄膜晶体管阵列基板在液晶显示板的生产成本中是重要的。相应地，因为每个掩模工艺包括许多子工艺，例如淀积、清洗、光刻、蚀刻、光刻胶剥离和检测。因此，为了减少生产成本，作出了重大努力以减小所需掩模工艺的总数。
图1是根据现有技术薄膜晶体管阵列基板的部分平面图，图2是根据现有技术的图1的薄膜阵列基板沿I-I’的剖面图。在图1中，薄膜晶体管阵列基板包括在下基板42(图2中)上交叉的选通线2和数据线4，其中栅绝缘膜44(图2中)分隔选通线和数据线2和4。在每个交叉点上设置薄膜晶体管6，在由选通线和数据线2和4限定的液晶单元内设置像素电极18。薄膜晶体管阵列基板包括由像素电极18和选通线2重叠形成的存储电容器20。此外，选通焊盘部分26连接到选通线2，数据焊盘部分34连接到数据线4。
每个薄膜晶体管6包括连接到选通线2的栅极8；连接到数据线4的源极10；连接到像素电极18的漏极12；和与栅极8重叠以在源极10和漏极12之间限定沟道的有源层14。响应于沿选通线2传输的选通信号，薄膜晶体管6允许像素电压信号沿数据线4传输以提供给像素电极18和存储电容器20。此外，有源层14与数据焊盘36、存储电极22和数据线4重叠，且为了形成欧姆接触(在图2中)在有源层14上设置欧姆接触层48。
在图1和2中，经由穿过保护膜50的第一接触孔16，像素电极18连接到漏极12。当被像素电压充电时，像素电极18用于产生相对于在上基板(未示出)上形成的公共电极(未示出)的电势差。由于液晶的介电各向异性，这种电势差使设置在薄膜晶体管阵列基板和上基板(未示出)之间的液晶(未示出)旋转。因此，像素电压通过像素电极18控制从安置在下基板42之下的光源输入穿过上基板透射的光的数量。
存储电容器20包括一部分“前置级”(pre-stage)选通线2。存储电容器20还包括与选通线2、插入的栅绝缘膜44、插入的有源层14和插入的欧姆接触层48重叠的存储电极22。在保护膜50上设置的部分像素电极18通过在保护膜50中的第二接触孔24接触存储电极22。因此，存储电容器20稳定地保持像素电极18上的像素电压，直到提供下一个像素电压。
经选通焊盘部分26，选通线2连接到选通驱动器(未示出)。选通焊盘部分26包括从选通线2伸出的选通焊盘28和经由穿过栅绝缘膜44并穿过保护膜50的第三接触孔30连接到选通焊盘28的选通焊盘保护电极32。数据线4经数据焊盘部分34连接到数据驱动器(未示出)。数据焊盘部分34包括从数据线4伸出的数据焊盘36和经由穿过保护膜50的第四接触孔38连接到数据焊盘36的数据焊盘保护电极40。
图3A至3D是说明根据现有技术的图2所示的薄膜晶体管阵列基板的制造方法的剖面图。在图3A中，通过淀积在上基板42上形成栅金属层，通过使用第一掩模工艺进行光刻和蚀刻来构图栅金属层，以形成选通线2、栅电极8和选通焊盘28。栅金属层包括铬(Cr)、钼(Mo)或铝的单层或双层结构。
在图3B中，通过淀积顺序地设置栅绝缘膜、未掺杂非晶硅层、n+非晶硅层和源/漏金属层，并使用第二掩模通过光刻在源/漏金属层上形成光刻胶图形，由此形成栅绝缘膜44、有源层14、欧姆接触层48和源/漏图形。在此情况下，使用在薄膜晶体管的沟道区具有衍射曝光部分的衍射曝光掩模作为第二掩模。由此，在沟道区的光刻胶图形的高度低于光刻胶的其余部分。随后，使用湿法蚀刻工艺构图源/漏金属层以提供包括数据线4、源极10、漏极12(其目前与源极10形成一体)和存储电极22的源/漏图形。
接着，使用干法蚀刻工艺构图n+非晶硅层和非晶硅层并使用相同的光刻胶图形来提供欧姆接触层48和有源层14。通过灰化工艺从沟道部分除去相对低高度的光刻胶图形。此后，通过湿法蚀刻工艺蚀刻在沟道部分的源/漏图形和欧姆接触层48。由此，暴露一部分有源层14使源极10与漏极12断开。接着，通过剥离工艺除去剩余的光刻胶图形。由无机绝缘材料例如氮化硅(SiNX)或氧化硅(SiOX)构成栅绝缘膜14，源/漏金属为钼(Mo)、钛(Ti)、钽(Ta)或钼合金。
在图3C中，在图3B所示的结构上形成具有第一至第四接触孔16、24、30和38的保护膜50。通过淀积技术(例如等离子体增强化学汽相淀积(PECVD))设置保护膜50，接着通过使用第三掩模和蚀刻工艺的光刻来构图保护膜50，以限定第一至第四接触孔16、24、30和38。穿过保护膜50形成第一接触孔16以暴露部分漏极12。穿过保护膜50形成第二接触孔24以暴露部分存储电极22。穿过保护膜50和栅绝缘膜44形成第三接触孔30以暴露部分选通焊盘28。穿过保护膜50形成第四接触孔38以暴露部分数据焊盘36。保护膜50由与栅绝缘膜44同样的无机材料构成，或由具有小介电常数的有机材料例如丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)构成。
在图3D中，在保护膜50上设置透明电极图形。使用淀积技术(例如溅射)把透明电极材料淀积到图3C所示的结构上。接着，通过使用第四掩模和蚀刻工艺的光刻来构图透明电极材料，以提供透明电极图形。该图形包括像素电极18、选通焊盘保护电极32和数据焊盘电极40，其中像素电极18经第一接触孔16电连接到漏极12，经第二接触孔24电连接到存储电极22。此外，像素电极18与部分前置级选通线2重叠，选通焊盘保护电极32经第三接触孔30电连接到选通焊盘28，数据焊盘保护电极40经第四接触孔38电连接到数据焊盘36。透明电极材料包括氧化铟锡(ITO)、氧化锡(TO)或氧化铟锌(IZO)。
发明内容
由此，本发明致力于一种薄膜晶体管阵列基板及其制造方法和掩模，其基本上避免了由现有技术的限制和缺陷引起的一个或多个问题。
本发明的一个目的是提供一种实现三掩模工艺的薄膜晶体管阵列基板及其制造方法，由此减小了制造成本并提高了产量。
本发明的另一目的是提供一种应用于使用三掩模工艺的薄膜晶体管阵列基板及其制造方法的掩模。
以下的说明将阐释本发明的其它特征和优点，这些特征和优点将部分地从说明中理解，或可以通过本发明的实践得出。通过说明书和权利要求及附图中特别提出的结构可以实现和获得发明的目的和其它优点。
为了实现这些和其它优点及根据本发明的目的，如此处所实施和广义说明的，一种薄膜晶体管阵列基板，包括具有栅极、连接到栅极的选通线和连接到选通线的选通焊盘的栅图形；具有源极、漏极、连接到源极的数据线和连接到数据线的数据焊盘的源/漏图形；沿包括除了像素区以外的栅图形和源/漏图形的矩阵图形形成的栅绝缘图形；在栅绝缘图形上形成的具有与栅绝缘图形一样图形的并在薄膜晶体管区和选通线区被部分地除去的半导体图形；和具有在像素区形成的并连接到漏极的像素电极、在选通焊盘上形成的选通焊盘保护电极和在数据焊盘上形成的数据焊盘保护电极的透明电极图形。
在另一方面，一种薄膜晶体管阵列基板的制造方法，包括在基板上形成包括栅图形的第一掩模，该栅图形具有栅极、连接到栅极的选通线和连接到选通线的选通焊盘；形成包括栅绝缘图形、半导体图形和源/漏图形的第二掩模，栅绝缘图形所在区域包括薄膜晶体管区并且覆盖除了像素区以外的栅图形并且在该区域形成源/漏图形，半导体图形具有与栅绝缘图形一样的图形且在薄膜晶体管区和选通线区被部分地除去，源/漏图形在半导体图形上，并且具有薄膜晶体管的源极和漏极、连接到源极的数据线和连接到数据线的数据焊盘；和形成透明电极图形的第三掩模，透明电极图形具有在像素区形成的并连接到漏极的像素电极、在选通焊盘上形成的选通焊盘保护电极和在数据焊盘上形成的数据焊盘保护电极。
在另一方面，一种掩模包括透明掩模基板；在透明掩模基板上形成的用于截断入射光的屏蔽部分；和在掩模基板上形成的至少两个部分曝光部分，每个具有不同的光透射率。
应该明白前述总的说明和后面的详细说明都是典型的和解释性的，其用来提供权利要求的进一步解释。
附图用于提供对发明的进一步理解并引入这里构成说明书的一部分，说明发明的实施例，并与说明一起用于解释发明的原理。在附图中图1是根据现有技术的薄膜晶体管阵列基板的部分平面图；图2是根据现有技术图1的薄膜晶体管阵列基板沿I-I’的剖面图；图3A至3D是说明根据现有技术图2所示的薄膜晶体管阵列基板的制造方法的剖面图；图4是根据本发明的典型薄膜晶体管阵列基板的部分平面图；图5是根据本发明图4的典型薄膜晶体管阵列基板沿II-II’的剖面图；图6A是根据本发明的典型第一掩模工艺的部分平面图；图6B是根据本发明图6A的典型第一掩模工艺沿II-II’的剖面图；图7A是根据本发明的典型第二掩模工艺的部分平面图；图7B是根据本发明图7A的典型第二掩模工艺沿II-II’的剖面图；图8A是根据本发明的典型第三掩模工艺的部分平面图；图8B是根据本发明图7A的典型第三掩模工艺沿II-II’的剖面图；图9A至9D是根据本发明图7B的典型第二掩模工艺沿II-II’的剖面图；图10A至10D是根据本发明在图7A的第二掩模工艺期间实现的典型第二掩模沿III-III’的剖面图；图11是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图；图12是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图；图13是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图；图14是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图；图15是根据本发明的另一典型薄膜晶体管阵列基板的部分平面图；图16是根据本发明图15的典型薄膜晶体管阵列基板沿IV-IV’的剖面图；图17A是根据本发明的另一典型第二掩模工艺的部分平面图；图17B是根据本发明图17A的典型第二掩模工艺沿IV-IV’的剖面图；图18是根据本发明的另一典型薄膜晶体管阵列基板的部分平面图；
图19是根据本发明图18的典型薄膜晶体管阵列基板沿V-V’的剖面图。
具体实施例方式
具体参照附图中的例子说明本发明的优选实施例。
图4是根据本发明的典型薄膜晶体管阵列基板的部分平面图，图5是根据本发明图4的典型薄膜晶体管阵列基板沿II-II’的剖面图。在图4和5中，薄膜晶体管阵列基板包括在下基板88上的选通线52和数据线58，由此栅绝缘图形90可以使选通线和数据线52和58的交点电绝缘。薄膜晶体管80可以设置在选通线和数据线52和58的每个交叉点上，像素电极72可以设置在由选通线和数据线52和58的交点限定的每个液晶单元内。薄膜晶体管阵列基板还可以包括在由像素电极72叠盖的部分(前置级)选通线52处的存储电容器78。此外，选通焊盘部分82可以连接到选通线52，数据焊盘部分84可以连接到数据线58。
每个薄膜晶体管80可以包括连接到选通线52的栅极54、连接到数据线58的源极60、连接到像素电极72的漏极62和与栅极54重叠的半导体图形。半导体图形至少可以包括在源极60和漏极62之间用于限定沟道70的有源层92。此外，部分栅绝缘图形90可以设置在半导体图形和栅极54之间。相应地，响应沿选通线52传输的选通信号，薄膜晶体管80可以把沿数据线58传输的像素电压信号切换到像素电极72并进入存储电容器78。
此外，半导体图形可以包括欧姆接触层94，有源层92可以在源极60和漏极62之间形成沟道。半导体图形可以由数据线58和数据焊盘64叠盖，部分欧姆接触层94和有源层92可以由存储电极66叠盖，由此那些部分可以与设置在选通线52之上的栅绝缘图形90重叠。欧姆接触层94可以向存储电极66、数据线58、源极60、漏极62和数据焊盘64提供欧姆接触。以这种方式形成半导体图形，以致与选通线52和栅绝缘图形90的相应部分重叠，其中可以除去在液晶单元之间区域(即数据线58)的半导体图形，仅剩余栅绝缘图形90。因此，在液晶单元之间的区可以阻止由半导体图形自身引起的液晶单元之间的信号干扰。
在图4和5中，可以沿薄膜晶体管80的漏极62、欧姆接触层94、有源层92和栅绝缘图形90的侧表面连接像素电极72。当向像素电极72提供像素电压时，在像素电极72上的电压产生相对于在上基板(未示出)上形成的公共电极的电势差。由于液晶的介电各向异性，这个电势差使设置在薄膜晶体管基板(即下基板88)和上基板之间的液晶(未示出)旋转。因此，液晶控制从位于下基板88之下的光源(未示出)产生的光传输，所述光穿过像素电极72向上基板(未示出)传递。
每个存储电容器78可以与前置级选通线52相关，前置级选通线52即是与在先前的选通驱动周期中导通的薄膜晶体管相关的选通线52。存储电极66可以与选通线52、设置在选通线52之上的栅绝缘图形90、有源层92和欧姆接触层94重叠，存储电极66可以连接到像素电极72。此外，存储电容器78可以保持在像素电极72上的像素电压直到提供下一个像素电压。
经选通焊盘部分82，可以把选通线52连接到选通驱动器(未示出)，其中选通焊盘部分82可以包括从选通线52伸出的选通焊盘56和连接到选通焊盘56的选通焊盘保护电极74。经数据焊盘部分84，可以把数据线58连接到数据驱动器(未示出)，其中数据焊盘部分84可以包括从数据线58伸出的数据焊盘64和连接到数据焊盘64的数据焊盘保护电极76。此外，数据焊盘部分84可以包括叠在数据焊盘64和下基板88之间的栅绝缘图形90、有源层92和欧姆接触层94。
图6A是根据本发明的典型第一掩模工艺的部分平面图，图6B是根据本发明图6A的典型第一掩模工艺沿II-II’的剖面图。在图6A和6B中，可以通过淀积技术(例如溅射)在下基板88上形成栅金属层。接着，通过使用第一掩模的光刻工艺来构图栅金属层，并接着蚀刻栅金属层以形成栅图形。栅图形可以包括选通线52、栅极54和选通焊盘56。栅金属层至少包括Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)和Cr/Al(Nd)之一。
图7A是根据本发明的典型第二掩模工艺的部分平面图，图7B是根据本发明图7A的典型第二掩模工艺沿II-II’的剖面图。在图7A和7B中，例如使用等离子体增强化学汽相淀积(PECVD)或溅射方法顺序地淀积栅绝缘层、未掺杂非晶硅层、n+非晶硅层和源/漏金属层。栅绝缘层可以包括无机绝缘材料，例如氮化硅(SiNX)或氧化硅(SiOX)，源/漏金属层可以包括例如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)和Cr/Al(Nd)。
接着，通过使用采用第二掩模的光刻工艺和多个灰化和蚀刻来构图源/漏金属层、n+非晶硅层、未掺杂非晶硅层和栅绝缘层，以产生栅绝缘图形90、半导体图形和源/漏图形。半导体图形可以包括有源层92和欧姆接触层94，源/漏图形可以产生并包括源极60、漏极62、数据线58、存储电极66和数据焊盘64。
在源/漏图形被形成为与栅图形交叉的区域以这种方式沿栅图形形成栅绝缘图形90，使得栅图形不暴露。
半导体图形和源/漏图形可以形成与栅绝缘图形90相似的图形，并可以在薄膜晶体管区和选通线52区被部分地除去。因此，可以留下栅绝缘图形90。此外，除去半导体和源/漏图形的区68可以对应于剩余的栅绝缘图形90，不包括薄膜晶体管区中形成沟道70和源极和漏极60和62的区。因此，当半导体图形暴露于光时，由于光激活了半导体图形，可以减小光诱发的漏电流。
而且，选通线52区中除去半导体源/漏图形的区68可以对应于液晶单元之间的部分，即数据线58，以阻止由与选通线52重叠的半导体和源/漏图形引起的数据线58之间的短路和信号干扰。而且，可以从薄膜晶体管的沟道70附加地除去源/漏图形以暴露半导体图形的欧姆接触层94。为了选择性地除去半导体和源/漏图形，可以用部分曝光掩模作为第二掩模。由此，由部分曝光掩模构图的光刻胶图形可以具有两台阶形态(two-step form)。
图8A是根据本发明的典型第三掩模工艺的部分平面图，图8B是根据本发明图7A的典型第三掩模工艺沿II-II’的剖面图。在图8A和8B中，可以把透明电极材料淀积到下基板88的整个表面上，其中通过淀积技术(例如溅射)形成源/漏图形。随后，可以使用第三掩模通过光刻和蚀刻工艺来构图透明电极材料，以形成包括像素电极72、选通焊盘保护电极74和数据焊盘保护电极76的透明电极图形。像素电极72可以电连接到漏极62，可以形成前置级选通线52与存储电极66重叠并连接到存储电极66。可以在选通焊盘56的顶部上形成选通焊盘保护电极74以提供保护，在数据焊盘64的顶部上形成数据焊盘保护电极76用于保护。这里，透明电极材料可以包括例如氧化铟锡ITO、氧化锡TO或氧化铟锌IZO。接着，在透明电极图形形成之后，可以例如采用源极60和漏极62作为掩模使用干法蚀刻工艺除去沟道70的欧姆接触层94。
可以使用随后的工艺设置排列膜，以确定液晶的排列方向。排列膜保护通过第三掩模工艺形成的薄膜晶体管阵列基板。可以通过使用第二掩模的光刻工艺和多个灰化和蚀刻工艺来构图源/漏金属层、n+非晶硅层、未掺杂非晶硅层和栅绝缘层，以产生栅绝缘图形90、半导体图形和源/漏图形。半导体图形可以包括有源层92和欧姆接触层94，源/漏图形可以产生并包括源极60、漏极62、数据线58、存储电极66和数据焊盘64。
图9A至9D是根据本发明图7B的典型第二掩模工艺沿II-II’的剖面图，图10A至10D是根据本发明在图7A的第二掩模工艺期间实现的典型第二掩模沿III-III’的剖面图。在图9A和10A中，可以在先前形成栅图形的下基板88上顺序地形成栅绝缘层89、非晶硅层91、n+非晶硅层93和源/漏金属层95。此后，使用第二掩模101作为部分曝光掩模通过光刻工艺把光刻胶涂覆到整个表面以在源/漏金属层95上形成光刻胶图形100。
第二掩模101可以包括在透明掩模基板102的第一部分曝光区P1形成的部分透光层104，在第二部分曝光区P2形成的部分透光层104和衍射曝光狭缝105，和在屏蔽区P3形成的屏蔽层103。此外，第二掩模101可以包括暴露部分透明掩模基板102的完全曝光区P0。由此，可以设置第一和第二部分区域P1和P2用于不同量的部分曝光。作为替换，除了如上所述把部分透光层104与衍射曝光狭峰结合以外，还可以通过使用透射率不同的透光层，或控制衍射曝光狭缝的间隙，来控制曝光量。第二掩模101的透明掩模基板102可以包括石英(SiO2)，屏蔽层102和衍射曝光狭缝105可以包括金属材料例如铬Cr，部分透光层104可以包括导电材料例如MoSix。
在使用第二掩模101的光刻工艺期间，可以除去通过第二掩模101的完全曝光区P0完全地暴露的所有光刻胶。在由屏蔽区P3和第一和第二部分曝光区P1和P2遮蔽或部分地暴露的区域可以形成光刻胶图形100。例如，由第二掩模101的部分透光层104部分地暴露的第一部分暴露区100A可以形成光刻胶图形100的第一高度。与第一部分暴露区100A相比，光刻胶图形100的第二部分暴露区100B可以形成高于第一高度的第二高度，其中第二部分暴露区100B中通过第二掩模101的衍射曝光狭缝105和部分透光层104照射较少量的光。此外，由第二掩模101的屏蔽层103遮蔽的光刻胶图形100的屏蔽区100C具有高于第二高度的第三高度。
在图9B和10B中，可以使用光刻胶图形100作为掩模通过蚀刻工艺来同时构图源/漏金属层95、n+非晶硅层93、未掺杂非晶硅层91和栅绝缘层89。因此，可以形成包括有源层和欧姆接触层92和94的半导体图形、和包括数据线58、源极60、漏极62、存储电极66和数据焊盘64的源/漏图形以具有与栅绝缘图形90相似的图形。
在图9C和10C中，例如使用氧气O2等离子体通过第一灰化工艺，除去光刻胶图形100内具有第一高度的最低的第一部分暴露区100A，留下了被降低指定高度的第二部分暴露区100B和屏蔽区100C。可以使用除去了第一部分暴露区100A的光刻胶图形100通过蚀刻工艺来部分地除去源/漏图形和半导体图形。由此，如图7A所示除去了源/漏和半导体图形的区域可以对应于除了在薄膜晶体管区中形成沟道70和源极和漏极60和62的区域的剩余区68，和用于数据线58之间开口(open)的选通线52区的一部分68。
在图9D和10D中，例如使用氧气O2等离子体通过第二灰化工艺，除去在光刻胶图形100中通过第一灰化工艺被降低指定高度的第二部分暴露区100B，留下被降低多于指定高度的屏蔽区100C。可以使用第二部分暴露区100B通过蚀刻工艺从薄膜晶体管的沟道区除去源和漏图形，由此分隔源极60和漏极62。此外，可以例如通过剥离工艺除去光刻胶图形100的屏蔽区100C。
图11是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图。在图11中，第二掩模150包括在掩模基板152的第一部分曝光区P1形成的用于每个第一间隙的第一衍射曝光狭缝156；在第二部分曝光区P2形成的用于窄于第一间隙的每个第二间隙的第二衍射曝光狭缝158；和在屏蔽区P3形成的屏蔽层154。此外，第二掩模150可以包括完全曝光区P0以防止掩模基板152的曝光。第二掩模150的透明掩模基板152可以包括石英(SiO2)，屏蔽层154和第一和第二衍射曝光狭缝156和158可以包括金属材料，例如铬(Cr)。
使用第二掩模150的光刻工艺期间，可以除去由第二掩模150的完全曝光区P0完全地暴露的任何光刻胶。在由屏蔽区P3和第一和第二部分曝光区P1和P2遮蔽或部分地暴露的区域内形成光刻胶图形100。例如，可以形成通过第二掩模150的第一衍射曝光狭缝156部分地暴露的第一部分暴露区100A以具有光刻胶图形100的第一高度。与第一部分暴露区100A相比，形成光刻胶图形100的第二部分暴露区100B以具有高于第一高度的第二高度，第二部分暴露区100B中通过第二掩模150的第二衍射曝光狭缝158被照射较少量的光。此外，由第二掩模150的屏蔽层154遮蔽的光刻胶图形100的屏蔽区100C可以具有高于第二高度的第三高度。
图12是根据本发明在第二掩模期间实现的另一典型第二掩模的剖面图。在图12中，第二掩模160可以包括在掩模基板162的第一部分曝光区P1由第一透射率材料形成的第一部分透光层166；在第二部分曝光区P2由低于第一透射率的第二透射率材料形成的第二部分透光层168；和在屏蔽区P3形成的屏蔽层164。此外，第二掩模160可以包括完全曝光区P0以完全地暴露部分掩模基板162。第二掩模160中的透明掩模基板162可以包括石英(SiO2)，屏蔽层164可以包括金属材料例如铬(Cr)，第一和第二部分透光层166和168可以包括具有不同透射率的材料。例如第一和第二部分透光层166和168可以都包括MoSix，每个具有不同Mo含量。因此，第一部分透光层166包括的材料可以具有高于第二透光层168的材料的透射率。
在使用第二掩模160的光刻工艺期间，可以除去由第二掩模160的完全曝光区P0完全地暴露的任何光刻胶。在由屏蔽区P3和第一和第二部分曝光区P1和P2遮蔽或部分地暴露的区域内可以形成光刻胶图形100。例如，形成通过第二掩模160的第一部分透光层166部分地暴露的第一部分暴露区100A以具有光刻胶图形100的第一高度。与第一部分暴露区100A相比，形成光刻胶图形100的第二部分暴露区100B以具有高于第一高度的第二高度，其中第二部分暴露区100B中通过第二掩模160的第二部分透光层166被照射较少量的光。此外，由第二掩模160的屏蔽层164遮蔽的光刻胶图形100的屏蔽区100C具有高于第二高度的第三高度。
图13是根据本发明在第二掩模期间实现的另一典型第二掩模的剖面图。在图13中，第二掩模170可以包括在掩模基板172的第一部分曝光区P1形成的具有第一厚度的第一部分透光层176；在第二部分曝光区P2形成的具有大于第一厚度的第二厚度的第二部分透光层178；和在屏蔽区P3形成的屏蔽层174。此外，第二掩模170可以包括完全曝光区P0以提供掩模基板172的完全曝光。第二掩模170中的透明掩模基板172可以包括石英(SiO2)，屏蔽层174可以包括金属材料例如铬(Cr)，第一和第二部分透光层176和178可以包括材料例如MoSix。例如，第一部分透光层176具有的高度可以低于第二部分透光层178的高度。因此，第一部分透光层176具有的透射率可以相对大于第二部分透光层178的透射率。
在使用第二掩模170的光刻工艺期间，可以除去由第二掩模170的完全曝光区P0完全地暴露的任何光刻胶。在由屏蔽区P3和第一和第二部分曝光区P1和P2遮蔽或部分地暴露的区域内可以形成光刻胶图形100。例如，形成通过第二掩模170的第一部分透光层176部分地暴露的第一部分暴露区100A以具有光刻胶图形100的第一高度。与第一部分暴露区100A相比，形成光刻胶图形100的第二部分暴露区100B以具有高于第一高度的第二高度，其中第二部分暴露区100B中通过第二掩模170的第二部分透光层178被照射较少量的光。此外，未由第二掩模170的屏蔽层174暴露的光刻胶图形100的屏蔽区100C具有高于第二高度的第三高度。
图14是根据本发明在第二掩模工艺期间实现的另一典型第二掩模的剖面图。在图14中，第二掩模180可以包括形成的具有第一透射率的第一部分透光层186和在其上形成的用于在掩模基板172的第一部分曝光区P1的每个第一间隙的第一衍射曝光狭缝190。形成的具有第一透射率的第一部分透光层186可以包括在其上形成的用于在第二部分曝光区P2的窄于第一间隙的每个第二间隙的第二衍射曝光狭缝198和在屏蔽区P3形成的屏蔽层184。此外，第二掩模180可以包括完全曝光区P0以完全地暴露部分掩模基板182。第二掩模180中的透明掩模基板182可以包括石英(SiO2)，屏蔽层184和第一和第二衍射曝光狭缝190和192可以包括金属材料例如铬(Cr)，部分透光层186可以包括材料例如MoSix。
在使用第二掩模180的光刻工艺期间，可以除去由第二掩模180的完全曝光区P0完全地暴露的任何光刻胶。在由屏蔽区P3和第一和第二部分曝光区P1和P2遮蔽或部分地暴露的区域内可以形成光刻胶图形100。例如，形成通过第一衍射曝光狭缝190和部分透光层186部分地暴露的第一部分暴露区100A以具有光刻胶图形100的第一高度。与第一部分暴露区100A相比，形成光刻胶图形100的第二部分暴露区100B以具有高于第一高度的第二高度，第二部分暴露区100B中通过第二掩模180的第二衍射曝光狭缝192和部分透光层186被照射较少量的光。此外，由第二掩模180的屏蔽层184遮蔽的光刻胶图形100的屏蔽区100C可以具有高于第二高度的第三高度。
图15是根据本发明的另一典型薄膜晶体管阵列基板的部分平面图，图16是根据本发明图15的典型薄膜晶体管阵列基板沿IV-IV’的剖面图。因为图15和16所示的薄膜晶体管阵列基板具有与如图4和5所示的相似的元件，除了存储电容器110的结构以外，因此相似的元件给予相同的参考标号并省略对它们的详细说明。
在图4和5中，存储电容器78可以包括前置级选通线52、存储电极66、栅绝缘图形90、有源层92和欧姆接触层94，其中存储电容器78连接到像素电极72。另一方面，在图15和16中，存储电容器110可以包括前置级选通线52、栅绝缘图形90和像素电极72。例如，在图15和16所示的存储电容器110中，可以除去有源层92、欧姆接触层94和存储电极66。有源层92、欧姆接触层94和存储电极66的除去可以减小在选通线52和像素电极72之间的间隙，由此增加了存储电容器110的电容。对应于存储电容器110的位置，可以在第二掩模工艺期间使用由第二部分曝光引起的半导体源/漏图形的消除区(未示出)进行从存储电容器110除去有源层92、欧姆接触层94和存储电极66的过程。
图17A是根据本发明另一典型第二掩模工艺的部分平面图，图17B是根据本发明图17A的典型第二掩模工艺沿IV-IV’的剖面图。在图17A和17B中，第一掩模工艺可以相似于根据图6A和6B所述的工艺，第三掩模工艺可以相似于根据图8A和8B所述的工艺。
在图17A和17B中，使用第一掩模工艺(例如见图6A和6B)在设置有栅图形的下基板88上可以形成栅绝缘图形90、半导体图形和源/漏图形。在完成第一掩模工艺之后在下基板88上，例如使用等离子体增强化学汽相淀积(PECVD)或溅射来顺序地淀积栅绝缘层、非晶硅层、n+非晶硅层和源/漏金属层。栅绝缘层可以包括无机绝缘材料，例如氧化硅SiOX或氮化硅SiNX，源/漏图形可以包括金属材料例如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)和Cr/Al(Nd)。
随后，在使用第二掩模的光刻工艺期间在源/漏图形上可以形成光刻胶图形。第二掩模可以是部分曝光掩模，包括如图9A、10A和11-14所示的完全曝光区P0、第一部分曝光区P1、第二部分曝光区P2和屏蔽区P3。因此，如上所述，光刻胶图形可以包括具有第一高度的第一部分暴露区、具有第二高度的第二部分暴露区，和具有第三高度的屏蔽区。
使用两台阶光刻胶图形通过蚀刻工艺可以形成栅绝缘图形90、包括有源层92和欧姆接触层94的半导体图形，和源/漏图形，所有图形具有相似的图形。此后，在第一灰化工艺期间可以除去光刻胶图形的第一部分暴露区，接着通过蚀刻工艺可以在薄膜晶体管区和选通线区52选择性地除去对应于第一部分暴露区的半导体和源/漏图形以暴露栅绝缘图形90。例如，在薄膜晶体管区除去了半导体和源/漏图形的区112对应于除了形成沟道(未示出)和源极和漏极60和62的区以外的剩余区。如果半导体图形暴露于光，它将被激活以防止光漏电流的产生。而且，在选通线52区的半导体和源/漏图形的区112对应于数据线58之间的区(包括形成存储电容器的区)，即除了选通线52和数据线58的交叉点以外的剩余选通线52。因此，避免了由半导体和源/漏图形引起的数据线58之间的短路和信号干扰。
接着，在第二灰化工艺期间可以除去光刻胶图形的第二部分暴露区，通过随后的蚀刻工艺可以在薄膜晶体管的沟道区70除去源/漏图形，由此暴露半导体图形的欧姆接触层94。此外，通过剥离工艺可以除去光刻胶的剩余屏蔽区。
图18是根据本发明的另一典型薄膜晶体管阵列基板的部分平面图，图19是根据本发明图18的典型薄膜晶体管阵列基板沿V-V’的剖面图。因为与图4和5所示的薄膜晶体管阵列基板相比，除了沿源/漏图形进一步形成了透明电极图形外，图18和19所示的薄膜晶体管阵列基板具有相似的元件，所以相似的元件给予相同的参考标记并省略对它们的详细说明。
在图18和19中，透明电极图形可以包括像素电极120、选通焊盘保护电极82、数据焊盘保护电极124和上数据线122。可以沿下数据线58形成上数据线122以与数据焊盘保护电极124连接。像素电极120可以完全覆盖漏极62和存储电极66，其中存储电极66可以与前置级选通线52重叠。因此，存储电容器126可以包括前置级选通线52、栅绝缘图形90、有源层92、欧姆接触层94和像素电极120。上数据线122可以完全覆盖源极60和下数据线58并可以由源极60和漏极62的材料形成。
透明电极图形可以覆盖所有的源/漏图形以在第三掩模工艺期间构图透明电极材料层时保护源/漏图形不被蚀刻剂腐蚀，同时，透明电极图形可以用作冗余图形以防止源/漏图形电短路。
具有这种结构的薄膜晶体管阵列基板的制造方法可以包括如图6A和6B所示用于形成栅图形的第一掩模工艺；如图7A和7B所示用于形成栅绝缘图形90、半导体图形和源/漏图形的第二掩模工艺；和如图18和19所示用于形成透明电极图形的第三掩模工艺。
如上所述，根据本发明的薄膜晶体管阵列基板及其制造方法应用三掩模工艺以简化基板结构进而简化制造工艺，由此减小制造成本并提高产量。
而且，在根据本发明的薄膜晶体管阵列基板及其制造方法中，在第二掩模工艺可以利用两台阶光刻胶图形以使用部分曝光掩模。因此，可以同时形成栅绝缘图形和半导体图形和源/漏图形，由此能够选择性地除去栅绝缘图形、半导体图形和源/漏图形。例如，根据具有按区而不同的间隙的衍射曝光狭缝、取决于其材料和厚度而按区具有不同透射率的部分透光层、或衍射曝光狭缝和部分透光层的结合，部分曝光掩模具有按区制造的不同的部分曝光量，由此光刻胶图形制造为至少两台阶。
而且，在根据本发明的薄膜晶体管阵列基板及其制造方法中，可以形成透明电极图形以覆盖源/漏图形，由此在构图透明电极层的同时保护源/漏图形不被蚀刻剂腐蚀并且避免源/漏图形电短路。
不脱离本发明的精神和范围对本发明的薄膜晶体管阵列基板及其制造方法和掩模做出修改和替换对本领域技术人员来说是显而易见的。因此，本发明覆盖所附权利要求和它们的等同范围内所提供的修改和替换。
权利要求
1.一种薄膜晶体管阵列基板，包括具有栅极、连接到栅极的选通线和连接到选通线的选通焊盘的栅图形；具有源极、漏极、连接到源极的数据线和连接到数据线的数据焊盘的源/漏图形；沿包括除了像素区的栅图形和源/漏图形的矩阵图形形成的栅绝缘图形；在栅绝缘图形上形成的具有与栅绝缘图形一样图形的并在薄膜晶体管区和选通线区被部分地除去的半导体图形；和具有在像素区形成的并连接到漏极的像素电极、在选通焊盘上形成的选通焊盘保护电极和在数据焊盘上形成的数据焊盘保护电极的透明电极图形。
2.根据权利要求1的薄膜晶体管阵列基板，还包括存储电容器，其中像素电极与邻近选通线重叠，二者之间具有栅绝缘图形。
3.根据权利要求2的薄膜晶体管阵列基板，其中源/漏图形还包括存储电容器的存储电极，存储电极被形成为与邻近选通线重叠且连接到像素电极，存储电极与邻近选通线之间具有栅绝缘图形和半导体图形。
4.根据权利要求3的薄膜晶体管阵列基板，其中透明电极图形还包括覆盖源极和数据线并连接到数据焊盘保护电极的第二数据线，其中像素电极被形成为覆盖漏极和存储电极。
5.根据权利要求3的薄膜晶体管阵列基板，其中仅在选通线区内选通线与数据线和存储电极重叠的区形成半导体图形。
6.根据权利要求1的薄膜晶体管阵列基板，其中在除了形成沟道、源极和漏极的区以外的剩余区暴露栅绝缘图形。
7.根据权利要求1的薄膜晶体管阵列基板，还包括位于薄膜晶体管阵列基板上的排列膜。
8.一种薄膜晶体管阵列基板的制造方法，包括在基板上形成包括栅图形的第一掩模，该栅图形具有栅极、连接到栅极的选通线和连接到选通线的选通焊盘；形成包括栅绝缘图形、半导体图形和源/漏图形的第二掩模，栅绝缘图形所在区域包括薄膜晶体管区并且覆盖栅图形而不包括像素区并且在该区域形成源/漏图形，半导体图形具有与栅绝缘图形一样的图形且在薄膜晶体管区和选通线区被部分地除去，源/漏图形在半导体图形上，并且具有薄膜晶体管的源极和漏极、连接到源极的数据线和连接到数据线的数据焊盘；和形成透明电极图形的第三掩模，透明电极图形具有在像素区形成的并连接到漏极的像素电极、在选通焊盘上形成的选通焊盘保护电极和在数据焊盘上形成的数据焊盘保护电极。
9.根据权利要求8的制造方法，其中半导体图形包括有源层；和在有源层上形成的欧姆接触层，其中形成第三掩模的步骤还包括以下步骤通过除去源极和漏极之间的欧姆接触层来形成包括有源层的薄膜晶体管的沟道。
10.根据权利要求8的制造方法，其中形成第三掩模的步骤包括以下步骤形成像素电极以与邻近选通线重叠，像素电极与邻近选通线之间具有栅绝缘图形以形成存储电容器。
11.根据权利要求10的制造方法，其中形成第二掩模的步骤还包括以下步骤在存储电容器中包括的栅绝缘图形和像素电极之间形成半导体图形和存储电极。
12.根据权利要求11的制造方法，其中形成第三掩模的步骤还包括以下步骤形成包括在透明电极图形中第二数据线，第二数据线覆盖源极和数据线并连接到数据焊盘保护电极，其中形成像素电极以覆盖源极和存储电极。
13.根据权利要求8的制造方法，其中形成第二掩模的步骤包括使用完全曝光区、屏蔽区和部分曝光掩模，部分曝光掩模包括具有第一部分曝光量的第一部分曝光区和具有与第一量不同的第二部分曝光量的第二部分曝光区。
14.根据权利要求13的制造方法，其中形成第二掩模的步骤还包括以下步骤在设置有栅图形的基板上顺序地形成栅绝缘层、半导体层和源/漏金属层；使用部分曝光掩模通过光刻在源/漏金属层上形成光刻胶图形，光刻胶图形包括具有第一高度的第一区、具有第二高度的第二区和具有第三高度的第三区，第一、第二和第三高度彼此不同；使用光刻胶图形作为掩模来构图源/漏金属层、半导体层和栅绝缘层以形成栅绝缘图形、半导体图形和源/漏图形；通过第一灰化工艺，按指定深度除去光刻胶图形的第一部分以除去第一区内的光刻胶图形，并在薄膜晶体管区和选通线区除去对应于第一区的源/漏图形和半导体图形以暴露栅绝缘图形；通过第二灰化工艺，按指定深度除去光刻胶图形的第二部分以除去第二区内的光刻胶图形，并在薄膜晶体管的沟道区除去对应于第二区的源/漏图形；和通过剥离工艺除去光刻胶图形的第三区内的光刻胶图形的第三部分。
15.根据权利要求14的制造方法，其中光刻胶图形内的第一和第二区分别对应于部分曝光掩模的第一和第二部分曝光区，第三区对应于完全曝光区和屏蔽区之一。
16.根据权利要求14的制造方法，其中除去了源/漏图形和半导体图形的区是选通线区中除了选通线与数据线和存储电极重叠的区以外的剩余区和薄膜晶体管区中除了形成沟道区和源极和漏极的区以外的剩余区。
17.根据权利要求8的制造方法，还包括步骤在设置有透明电极图形的基板上涂覆液晶排列膜。
18.一种掩模，包括透明掩模基板；在透明掩模基板上形成的用于截断入射光的屏蔽部分；和在掩模基板上形成的至少两个部分曝光部分，每个具有不同的光透射率。
19.根据权利要求18的掩模，其中每个部分曝光部分被设置为具有衍射曝光狭缝之间的不同间隙以使入射光的透射率不同。
20.根据权利要求18的掩模，其中每个部分曝光部分具有至少两个部分透光材料层，其中每个材料层具有不同的光透射率。
21.根据权利要求18的掩模，其中每个部分曝光部分具有至少两个部分透光材料层，其中每个材料层具有不同的厚度。
22.根据权利要求18的掩模，其中每个部分曝光部分具有与用于衍射和透射入射光的衍射曝光狭缝结合的用于部分地透射入射光的部分透光层。
全文摘要
一种薄膜晶体管阵列基板，包括具有栅极、连接到栅极的选通线和连接到选通线的选通焊盘的栅图形；具有源极、漏极、连接到源极的数据线和连接到数据线的数据焊盘的源/漏图形；沿矩阵图形形成的包括除了像素区的栅图形和源/漏图形的栅绝缘图形；在栅绝缘图形上形成的具有与栅绝缘图形一样图形的并在薄膜晶体管区和选通线区被部分地除去的半导体图形；和具有在像素区形成的并连接到漏极的像素电极、在选通焊盘上形成的选通焊盘保护电极和在数据焊盘上形成的数据焊盘保护电极的透明电极图形。
文档编号H01L21/84GK1451996SQ0312200
公开日2003年10月29日 申请日期2003年4月16日 优先权日2002年4月17日
发明者金雄权, 赵兴烈 申请人:Lg.飞利浦Lcd有限公司