专利名称：用于包括外延硅末端的超薄型氧化物上硅器件的方法及其制造的物件的制作方法
技术领域：
本发明的实施例一般涉及集成电路的制造。更具体地，本发明的实施例涉及一种制造超薄型氧化物上硅(silicon on oxide，SOI)器件的方法。
背景技术：
晶体管技术已经发展到包括大规模集成(LSI)、超大规模集成(VLSI)和甚大规模集成(ULSI)，并且进一步改进会出现在未来的技术中。当试图减少半导体衬底的总体尺寸时，ULSI所面临的挑战之一是更多晶体管必须结合到集成电路(IC)中。为了进一步促进微型化工艺，要求最好缩短半导体沟道长度。一个挑战是光刻技术致使临界尺寸成为可图案化的最小线宽。例如，栅极堆叠(gate stack)宽度可以是这种临界尺寸。其它挑战包括面对将器件挤得彼此越来越接近的严峻压力，依然要保持相邻器件之间适当的电隔离。
为了说明获得本发明实施例的方法，通过参考附图中说明的本发明的具体实施例，对以上已简短描述的本发明将提供更具体的描述。这些图描述的仅仅是本发明的通常实施例，不必按比例绘制，因此并不认为是限制它的范围，理解了这点，再结合附图，描述和解释本发明的附加特性和细节，其中图1是根据本发明实施例的半导体结构的正横截面，示出了栅极堆叠前体(precursor)；图2是图1中描述的半导体结构进一步处理后的正横截面；图3是图2中描述的半导体结构进一步处理后的正横截面；图4是图3中描述的半导体结构进一步处理后的正横截面；
图5是图4中描述的半导体结构进一步处理后的正横截面；图6是图5中描述的半导体结构进一步处理后的正横截面；图7是图6中描述的半导体结构进一步处理后的正横截面；图8是图7中描述的半导体结构进一步处理后的正横截面；图9是图8中描述的半导体结构进一步处理后的正横截面；图10是图9中描述的半导体结构进一步处理后的正横截面；图11是图10中描述的半导体结构进一步处理后的正横截面；图12是图11中描述的半导体结构进一步处理后的正横截面；图13是图12中描述的半导体结构进一步处理后的正横截面；图14是图13中描述的半导体结构进一步处理后的正横截面；图15是描述工艺流程实施例的图；图16是包含有超薄型SOI器件实施例的硅晶片的俯视平面示意图；图17是根据实施例的电路模块的示意图；图18是电子系统的示意图；和图19示出了作为计算机系统的电子系统的另一个实施例。
具体实施例方式
本发明涉及形成超薄型(ultra-thin body)绝缘体上硅(silicon-on-insulator，SOI)晶体管的工艺流程。图1是说明在制造过程中的半导体器件10的正横截面。半导体器件10包括衬底12，所述衬底12可以是但不限于p-型金属氧化物半导体器件(PMOS)或n-型金属氧化物半导体器件(NMOS)。根据本发明，衬底12的一个实施例包括SOI结构。因此，衬底12具有SOI绝缘体层14和SOI硅层16。根据公知技术实现SOI结构。虽然描述的是SOI结构，但是可以添加其它隔离结构，例如局部硅隔离(local isolation of silicon，LOCOS)、凹形LOCOS或浅沟槽隔离(STI)。
如图1所示，在衬底12的上表面20上形成栅极电介质层18。在一个实施例中，栅极电介质层18是氮化物氧化物层，形成的厚度在约5埃到约30埃的范围内。在一个实施例中，栅极电介质层18是厚度约为8埃的氮化物氧化物层。在其它实施例中，形成诸如氧化物、氮化物、高介电常数材料及其组合之类的栅极电介质层。栅极电极22在栅极电介质层18上形成。在一个实施例中，栅极电极22形成的厚度在约1,000埃到约3,500埃的范围内，是覆层沉积(blanket deposit)的掺杂多晶硅。掺杂可以原位进行，或者在利用本领域公知的光刻技术图案化覆层沉积形成栅极电极22之后进行。应该理解的是，可以利用其它公知的图案化技术图案化覆层沉积的多晶硅层从而形成栅极电极22，包括本领域公知的诸如电子束和x-射线这样的亚微米光刻技术以及亚光刻(subphotolithographic)图案化技术。根据本发明的一个工艺流程，栅极电极22的宽度W在约100纳米(nm)到约50nm的范围内。此外，虽然栅极电极22这里表示多晶硅电极，但是栅极电极22的其它实施例可以是但不限于金属栅极、单晶硅栅极或者它们的组合。
图2说明进一步的处理。在包括氧化物栅极电介质层18的衬底12上以及栅极电极22的顶部和侧面上形成隔片第一层(spacer first layer)24。在一个实施例中，隔片第一层24形成的厚度在约50埃到约300埃的范围内。隔片第一层24形成的优选厚度是足以使随后沉积的半导体膜与栅极电极22电隔离的厚度。在一个实施例中，隔片第一层24是通过通常称为热壁(hotwall)的工艺而形成的氧化物膜，以实现对栅极电极22和栅极电介质18的边缘的密封。通过直接在栅极电极22上形成氧化物隔片第一层24来形成密封，并且延长所制造的晶体管的热电子寿命。
在一个实施例中，为形成用于MOS器件的侧壁隔片，刻蚀隔片第一层24。如图3中所描述的，各向异性地干法刻蚀隔片层形成侧壁第一隔片26，它沿着栅极电极22的横向相对的侧壁。
氧化物侧壁第一隔片(first spacer)26形成后，根据类似工艺流程，形成氮化物侧壁第二隔片28。如图4中所描述的，氮化物层被覆层沉积在栅极电极22和侧壁第一隔片26上。接着，进行各向异性的隔片刻蚀(spacer etch)。根据实施例，通过低压化学气相沉积(LPCVD)工艺覆层沉积氮化硅层，其中氨气(NH3)与二氯甲硅烷(DCS)在约25毫托(mTorr)到约100mTorr的压力范围内，在约60℃到约100℃的温度范围内进行反应。在一个具体的实施例中，NH3和DCS在约75mTorr，约80℃的条件下沉积。
虽然在一个实施例中为了形成密封而热壁沉积了一个氮化硅层，但是如果选择了具体应用，则可以使用任意其它的合适的绝缘层，例如沉积氧化物或复合氧化物/氮化硅膜。根据实施例，通过利用包括C2F6的化学物质和在约100瓦到约300瓦范围内的功率，各向异性地等离子体刻蚀氮化硅隔片层，形成氮化物第二隔片28。在一个实施例中，使用约200瓦的功率。各向异性的刻蚀持续到从上表面20和栅极电极22的顶部去除所有材料为止。第一隔片26和第二隔片28每一个的最终厚度都可以在约50埃到约300埃的范围内。在一个实施例中，第一隔片26的厚度在约50埃到约300埃的范围内；第二隔片28至少与第一隔片26一样厚，或者更厚。
在可选的实施例中，氧化物第一隔片层和氮化物第二隔片层都是沉积的，然后实施复合隔片刻蚀方法，先形成第二隔片28，再接着形成第一隔片26。在这样的工艺流程中，形成第二隔片28的隔片刻蚀不必对栅极电极22的硅或SOI硅16具有选择性。然而，如果不存在对硅的选择性，则优选应对隔片第一层具有选择性。因此，可以使用一个沉积设备来原位形成隔片第一层和第二层，然后使用一个刻蚀设备同样原位形成第二隔片28后，再形成第一隔片26。
根据传统技术，隔片刻蚀后，通过HF清洗来清洗结构。在一个实施例中，HF清洗进行约2分钟。在一个实施例中，HF清洗后，在约900℃的温度下，进行氢气烘烤约2分钟。氢气烘烤能够去除表面氧化。
虽然这里第一隔片26是氧化物，第二隔片28是氮化物，但是应该理解的是，可以考虑其它组合实施例。例如，组合包括氧化物第一隔片和氮化物第二隔片、氮化物第一隔片和氧化物第二隔片、氧化物第一隔片和氧化物第二隔片以及氮化物第一隔片和氮化物第二隔片。在每一个实施例中，如果第一隔片层和第二隔片层可能保留在衬底的其它区域中作为保护，直至对这些区域进行处理为止，则刻蚀选择性差异是可替换的特征。
图5说明进一步的处理。第一隔片26和第二隔片28形成后，在衬底12的上表面20上形成抬高的硅第一层30。同样的工艺流程还在栅极电极22上及其上方形成抬高的多晶硅第一层32。上表面20包括SOI硅16，所述SOI硅16作为晶格晶种层以能够进行与SOI硅16的晶格相一致的外延单晶生长。在一个实施例中，SOI硅16在约50埃到约400埃的范围内。在一个实施例中，硅第一层30和多晶硅第一层32是基本未掺杂的，因为根据所选的实施例，它们经常被全部去除。然而，如果掺杂将有助于工艺集成，则可以对其进行掺杂。在形成硅第一层30和多晶硅第一层32时，硅膜或硅合金膜选择性地沉积在上表面20和栅极电极22的暴露的硅上。硅的选择性沉积仅在含硅表面上形成硅。沉积的硅可以是基本仅含硅的硅膜，或者是诸如锗化硅的硅合金。通过将温度加热至600-900℃，并提供沉积气体，例如二氯甲硅烷(SiH2Cl2)和氢气(H2)，可以选择性地沉积硅膜。通过将温度加热至700-750℃，向压力保持在10-760torr之间的CVD室内提供沉积气体，例如流量在10-300sccm之间的二氯甲硅烷、流量在10-200sccm之间的1％氢气稀释的锗烷(GeH4)以及流量约20slm的H2，可以选择性地沉积硅锗合金(Si1-XGeX)。如果需要掺杂硅膜或掺杂硅合金膜，处理气体混合物中可以包括掺杂剂气体，例如乙硼烷、磷化氢和砷化三氢。
图6说明进一步的处理，例如通过进行对第一隔片26和暴露的硅具有选择性的湿法刻蚀，第二隔片28已经被去除。接着，进行半各向同性的干法刻蚀以形成如图7所中描述的自对准凹槽34。自对准凹槽34形成在SOI硅16的保留部分内，与栅极电极22的横向相对的侧壁对齐。在一个实施例中，使用半各向同性的刻蚀工艺流程形成自对准凹槽34。各向同性刻蚀不仅垂直刻蚀至SOI硅层16之中(图6)，而且在第一隔片26和栅极电极22之下水平刻蚀。半各向同性刻蚀SOI硅形成SOI硅16的栅遮蔽残余物36(gate-masked residue)及其横向残余物38。刻蚀还形成底切(undercut)40。因此，晶体管沟道长度，即由SOI硅16的栅遮蔽残余物36来度量的长度，可能比宽度W短。
在一个实施例中，通过使用在平行板射频(RF)等离子体刻蚀系统中的半各向同性干法刻蚀工艺，产生底切刻蚀。还可以使用湿法刻蚀来形成自对准凹槽34和底切40。半各向同性干法刻蚀中，化学工艺包括六氟化硫(SF6)和氦气(He)的气体混合物化学物质以及有利于各向同性的工艺条件。这种条件包括足够低的压力，以允许刻蚀剂气体的平均自由程开始接近各向异性，但又保持基本的各向同性特性，这样还将在栅极电极22和栅极电介质层18下得到底切40。此外，选择低RF功率密度。在本发明的一个实施例中，使用约900mTorr的工艺压力、约1.1cm的间隙、约100W的RF功率、约150sccm的氦气流和约100sccm的SF6气流。在这个实施例中，RF功率在约50W到约200W的范围内变化，工艺压力在大于约500mTorr的范围中变化。
根据本发明，半各向同性干法刻蚀工艺流程产生底切40，并且所述刻蚀化学工艺还对栅极电介质层18、SOI绝缘体层14和第一隔片26具有选择性。用这种方式，在硅刻蚀过程中不会太多刻蚀第一隔片26和栅极电介质层18。在形成底切40的刻蚀工艺流程的一个实施例中，刻蚀化学工艺是轻微氧化，以使刻蚀条件导致在凹槽刻蚀过程中被暴露的栅极电介质层18或第一隔片26的横向部分42加厚。因此，栅极堆叠的末端重叠区的栅极边缘漏电流减少。栅极边缘处的栅极电介质层加厚，栅极的击穿电压也增加。
因为过刻蚀会从下部切去SOI硅层16中的栅极电极22，并继续减少栅遮蔽残余物36直至它被破坏为止，所以本发明的侧向凹槽刻蚀工艺流程将侧向刻蚀速率控制在约1埃/秒到约30埃/秒之间。在一个实施例中，如图7中描述的，受控的侧向刻蚀速率使得在SOI硅层16的剩余部分形成拐点44。根据本发明，晶体管沟道长度大致定义为拐点44到相对的拐点44之间的距离。因此，如果最小线宽为栅极宽度W(图1)，则沟道长度小于宽度W。利用这种几何结构，当形成沟道时，在晶体管的闭状态时，得到大的LMET(冶金沟道长度或物理沟道长度)，而在开状态时，得到较小的LMET。在开状态时LMET越小，沟道电阻也越小，并且Ion也越高。在一个实施例中，栅极电介质宽度为W，LMET在约0.2W到约0.99W的长度范围内。在另一实施例中，栅极电介质宽度为W，LMET在约0.3W到约0.8W的长度范围内。在另一实施例中，栅极电介质宽度为W，LMET在约0.4W到约0.7W的长度范围内。
如果最小线宽(例如非限制性的实例W)是以通常所指的量度(metric)为基础的，例如0.25微米工艺，则应该理解，实际尺寸可以不同于0.25微米。作为进一步参考，根据设计规范，最小线宽可以是诸图中所描述的器件10的量度的一部分。例如，光刻工艺流程的最小线宽可以是0.25微米、0.18微米和0.13微米。应该理解的是，诸如0.25微米这样的各种量度，在一个企业单位中具有的尺寸可能明显不同于作为比较的另一企业单位。因此，这种量度，虽然被定量给出了，但在特定的两个企业单位之间可能不同。未来可能实现的其它最小线宽也适用于本发明。
在本发明的实施例中，由于刻蚀具有选择性，自对准凹槽34具有到SOI绝缘体层14上为止的最大垂直深度。在该实施例中，自对准凹槽34在上表面20的原位置处以下约100埃到约1500埃，在栅极堆叠48的边缘46下水平或横向延伸约25埃到约200埃。如果存在拐点44的话，贯穿SOI硅层16的最深处，则发生在该处。应该理解的是，可以选择其它的工艺条件和刻蚀化学物质来生成具有其它凹槽几何外形的底切40。半各向同性干法刻蚀基本去除了外延第一膜(epitaxial first film)30(图6)和多晶硅第一膜32(图6)，并且开始刻蚀至SOI硅层16和栅极电极22的多晶硅之中。
刻蚀后，应该注意，如图8中描述的，SOI绝缘体层14存在暴露的自对准部分50。根据实施例，形成超薄型外延第二层52和多晶硅第二层54。外延第二层52包括凸起的外延末端(epitaxial tip)56，其可能在或可能不在高于原SOI硅16的上表面20的原位置处的水平面上。而且，根据特定应用，凸起的外延末端56可以达到和栅极堆叠48相同的高度。在一个实施例中，自上表面20处测量，凸起的外延末端56约为栅极堆叠48高度的10％。在一个实施例中，自上表面20处测量，凸起的外延末端56约为栅极堆叠48高度的50％。在一个实施例中，自上表面20处测量，凸起的外延末端56约为栅极堆叠48高度的90％。其中，栅极堆叠48的高度包括完成的器件的任意导电材料。
外延第二层52还包括具有栅遮蔽残余物36的嵌入式源/漏极结58。外延第二层52将SOI硅层16的栅遮蔽残余物36及其横向残余物38作为它的晶种源。
工艺条件使得外延第二层52在SOI硅层16的栅遮蔽残余物36及其横向残余物38之间的某处形成闭合接缝60。虽然闭合接缝60以任意角度和任意形状被绘制在任意处，但是应该理解，在一个实施例中，在否则基本是外延的单晶层52中出现了位错。闭合接缝60可以以某一角度形成，使得当电流从凸起的末端56流过嵌入式结58时所增加的电阻率最小。
而且，应该注意的是，在外延第二层52的形成过程中，同时在栅极电极22上形成超薄型多晶硅第二层54。在一个实施例中，使用基于SiH2Cl2的化学物质来形成掺硼硅膜，这样，沉积对隔片26具有高度选择性，以使掺硼硅不会形成或粘附在隔片26上。然而，通过这种沉积工艺，凹槽基本被填满。这种工艺能够完全填满凹槽。
在可选的实施例中，使用掺硼的SiGe代替掺硼硅来形成填充凹槽的膜。通常，外延材料是沉积的，使得它的上表面位于衬底原表面的平面上方。
在一个实施例中，通过选择性沉积形成掺硼硅膜。硅或诸如锗化硅这样的硅合金的选择性沉积形成硅、或硅合金、或暴露的硅的表面。例如，掺硼硅的选择性沉积形成超薄型第二层52和54。通过将衬底的温度加热到约600℃到约900℃，并计量供给诸如二氯甲硅烷和氢气这样的沉积气体，可以选择性沉积这样的膜。类似地，通过将温度加热到约700℃到约750℃之间，并向保持约50torr到约760torr的压力、或者保持环境压力的CVD室内提供约10sccm到约300sccm流量的二氯甲硅烷，约10sccm到25sccm流量的1％氢气稀释的锗烷气体以及约15slm到约25slm的氢气的沉积气体混合物，可以选择性沉积硅锗合金。如果要形成掺杂硅膜或掺杂硅合金膜，处理气体混合物中可以包括掺杂剂气体，例如乙硼烷、磷化氢和砷化三氢。
在膜沉积过程中，当衬底保持在约700℃到约750℃之间的温度，并保持大于约50torr，但小于大气压的相对高的沉积压力时，利用包括锗烷、二氯甲硅烷、砷化三氢和氢气的沉积气体混合物，通过热化学气相沉积，在硅表面上可以选择性地沉积高度掺杂的(＞5×1020原子/平方厘米)n-型锗化硅外延膜。这种工艺将形成基本均匀掺杂的n-型锗化硅外延膜。
类似地，在约600℃到800℃之间的温度下，通过分解约20sccm的二氯甲硅烷、约130-180sccm的1％氢气稀释的锗烷以及诸如约5-50sccm的1％氢气稀释的乙硼烷(B2H6)这样的p-型掺杂剂源，可以形成p-型硅锗合金。在一个实施例中，使用约为700℃的温度，约为50torr的相对高的压力。为了降低分解过程的选择性，可以向气体沉积混合物中加入约25到50sccm的HCl。
本领域的技术人员在了解本发明公开的基础上将认识到，这种沉积工艺还能得到对场氧化区域或浅沟槽隔离区域中的氧化物的选择性。
实施进一步的处理以保护已得到的结构，并使其作好金属化连接的准备。进一步处理凸起的外延硅末端56以增加器件的导电性。如图9中所描述的，通过CVD在衬底12上形成第一电介质层62。第一电介质层62可以选自氧化物、氮化物、氧氮化物等。在一个实施例中，第一电介质层62的厚度在约50埃到约100埃的范围内。然后，通过CVD在衬底12上形成第二电介质层64。第二电介质层64可以选自氧化物、氮化物、氧氮化物等，只要具有区别于第一电介质层62的明显的氧化响应或刻蚀响应中的至少一种。在一个实施例中，第二电介质层64的厚度在约500埃到约1800埃的范围内。优选在能使热预算守恒的温度下形成第一电介质层62和第二电介质层64。
在分别形成第一电介质层62和第二电介质层64后，如图10中描述的，实施隔片刻蚀以形成与侧壁第一隔片26相邻的复合隔片66。因为第一电介质层62和第二电介质层64可以分别是第一氧化物材料和第二氮化物材料，所以可以使用氮化硅和氧化硅刻蚀工艺。在另一实施例中，由单独的氮化物或单独的氧化物电介质可以形成复合隔片66的功能等同物。在一个实施例中，使用复合隔片66来隔离源/漏区上的硅化物和栅极区上的硅化物。在一个实施例中，复合隔片66用来使高能量高剂量的注入偏离活性沟道区域。在本发明的实施例中，复合隔片66的厚度在约500埃到约2000埃的范围内。
在图11中所描述的一个工艺流程实施例中，进行源/漏极注入。为了增加源/漏接触区域和多晶硅层54的掺杂浓度，以平行于复合隔片66外边缘的方向向凸起的外延末端56中进行源/漏极注入68。隔片26、66和栅极电极22阻挡了对栅极下面的沟道区(栅遮蔽残余物36)和设置在隔片下面的超薄型外延膜的掺杂。因此，源/漏极注入不影响在嵌入式源/漏结58处的超薄型外延SOI膜。
在可选的源/漏极注入之后，实施金属硅化物化(salicidation)工艺以形成栅极电极22上的栅极堆叠48和抬高的凸起外延末端56的低阻膜。在一个实施例中，如图12中所描述的，难熔金属膜70被覆层沉积在衬底12上。难熔金属可以选自镍(Ni)、钴(Co)、钯(Pd)等。难熔金属也可以选自铝(Al)、钛(Ti)、钨(W)、钛-钨(TiW)、铬(Cr)等。综合考虑特定的工艺流程和/或特定的终端产品，可以选择其它的难熔金属。难熔金属膜70是覆层沉积的。在本发明的实施例中，钴膜的沉积厚度在约100埃到约200埃的范围内。通过任意公知的方法，包括诸如物理气相沉积(PVD)这样的溅射沉积或CVD，可以形成难熔金属膜70。由加利福尼亚圣塔克莱拉的应用材料公司(Applied Materials(AMAT)of SantaClara，California)生产的Endura系统能用来溅射沉积难熔金属膜70。
难熔金属膜70形成后，例如氮化钛的保护层72被直接沉积在难熔金属膜70上。在一个实施例中，保护层72是氮化钛，沉积厚度在约500埃到约200埃的范围内。通过任意公知的技术，例如使用应用材料公司Endura系统的PVD，可以形成保护层72，或者可以通过CVD形成。保护层72防止下面的难熔金属层70在随后的硅化物退火过程中氧化。
保护层72形成后，将衬底12加热到某一温度并保持一段足够的时间，使得难熔金属膜70与下面的硅反应形成难熔金属硅化物膜，如图13中所描述的。可以在惰性气氛中，例如氩气(Ar)或者在某些情况下是氮气(N2)，温度在约400℃到约500℃的范围内，进行约45秒到约2分钟的加热处理。在一个实施例中，在约450℃下加热约90秒。衬底12可以在AMAT 5000或AMAT 5200RTP设备中被适当退火。这种加热工艺使得难熔金属膜70和下面的硅反应，以形成平均薄膜电阻(sheetresistance)约为11欧姆/平方的低薄膜电阻相膜74。
图14描述进一步的处理。例如，使用50∶1的缓冲HF湿法刻蚀约90秒到约150秒，去除未形成金属硅化物的(unsalicided)难熔金属膜70。湿法刻蚀后，低薄膜电阻相膜74保留在被隔片26和66彼此电隔离的源/漏区和栅极堆叠48上。
本发明描述了具有特定结构的p-MOS器件。然而，应该理解的是，本发明能用来在具有凸起的外延硅末端的底切中形成嵌入式外延结和在掺杂砷或磷(n-型)的膜上形成低阻难熔金属硅化物。例如，本发明的工艺能用来在n-MOS器件上形成低阻硅化物，其中所述n-MOS器件是通过以上描述的工艺所形成的，除了在电导率约为1×1017/cm3至1×1019/cm3的p-型衬底区域中形成凹槽，并且其中被填入掺杂密度在约1×1018/cm3至3×1021/cm3之间的n-型硅膜。在一个实施例中，浓度约为1×1020/cm3。例如，通过在约500℃到约700℃的温度下，分解流量在约20sccm到约250sccm的二氯甲硅烷SiH2Cl2流量在约100sccm到约400sccm的氢气稀释的三氢化磷PH3的n-型掺杂剂源，可以形成n-型硅膜。在一个实施例中，在约575℃下，约200sccm的二氯甲硅烷和约200sccm的三氢化磷被计量供给衬底12。如这里所阐述的，如果选择性是优选的，则可以将流量约5sccm到约60sccm的氯化氢计量供给衬底。
图15是说明工艺实施例的工艺流程图。工艺开始于150，在绝缘体上硅(SOI)衬底上提供栅极堆叠。接着152，在栅极堆叠上形成第一隔片和第二隔片。154在衬底上生长抬高的外延第一层，且156去除第二隔片。接着158，在栅极堆叠处刻蚀出栅极堆叠底切，在栅极堆叠底切处形成源/漏极外延第二膜。
本发明的超薄型SOI器件的一个实施例包括电子系统。参考图16，半导体模片(die)160可以由包含有MOS器件10的半导体晶片162生产。模片160是在包含有执行特定功能的电路的衬底12上的单个图案，通常为长方形。半导体晶片162通常包含有具有同样功能的若干模片160的重复图案。模片160还可以包含有附加电路，以扩展成诸如具有多功能的单片处理器的这样的复杂器件。模片160通常封装在带有伸出引线的保护外壳(未示出)中，例如为单向或双向通信和控制而提供访问模片160的电路的凸起垫层(bump pad layer)。在一个实施例中，模片160被封入芯片封装中(未示出)，例如芯片级封装(chip-scale package，CSP)。
如图17所示，利用保护套或不利用保护套，可以将两个或多个模片160结合到电路模块170或芯片组中，以增强或扩展单个模片160的功能，所述模片160中的其中一个包括至少一个根据本发明的图1-14中所描述的超薄型SOI器件。电路模块170可以是具有各种功能的模片160的组合，或者是包含有同样功能的模片160的组合。电路模块170的一些实例包括存储器模块、设备驱动器、电源组、通讯调制解调器、处理器模块和专用集成电路(ASIC)模块，并且可以包括多层、多芯片模块。电路模块170可以是例如时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、航空器以及其它的各种电子系统的子组件。电路模块170有各种伸出的引线172，提供单向或双向通信和控制。
图18示出了电子系统180，该电子系统180包含有一个或多个如上所述的电路模块170，所述电路模块170包含有至少一个如这里所述的本发明的超薄型SOI器件10。电子系统180一般包含有用户接口182。用户接口182为电子系统180的使用者提供对电子系统180的结果的控制或观测。用户接口182的一些实例包括个人计算机的键盘、指示设备、监视器和打印机；收音机的调谐盘、显示屏和扬声器；汽车的点火开关和油门；自动柜员机的读卡器、键盘、显示屏和货币配送器。用户接口182还可以描述为提供给电子系统180的访问端口。访问端口用来连接电子系统和前面示例的更具体的用户接口组件。一个或多个电路模块170可以包括处理器，对来自用户接口182的输入或到用户接口182的输出、或者事先编程到电子系统180中或者用其它方式提供给电子系统180的其它信息提供某一形式的操作、控制或者指示。很明显，在前面给出的实例列表中，除了电路模块170和用户接口182，电子系统180还经常包含有某些机械组件(未示出)。应该理解的是，电子系统180中一个或多个电路模块170可以替换为单集成电路。而且，电子系统180可以是一个更大的电子系统的子组件。
图19示出了作为计算机系统190的电子系统的又一实施例。计算机系统190包含有嵌在计算机单元196中的处理器192和存储器系统194。计算机系统190仅是包含有另一电子系统(即存储器系统194)作为子组件的电子系统的一个实例。计算机系统190可以包含有耦合至处理器192和存储器系统194的输入/输出(I/O)电路198。计算机系统190可以选择性地包含有耦合至I/O电路198的用户接口组件。I/O电路198可以耦合至显示器200、打印机202、大容量存储设备204、键盘206和指示设备208。应该理解的是，其它组件例如调制解调器、设备驱动卡、附加存储设备等，经常被连接到计算机系统190。还应该理解的是，处理器192和/或存储器系统194可以包括根据实施例的超薄型SOI器件。而且，计算机系统190的处理器192、存储器系统194和I/O电路198之中的至少两个被结合在单集成电路上。这种单封装处理单元减少了处理器192和存储器系统194之间的通讯时间。
本领域的技术人员很容易理解，不脱离所附权利要求表达的本发明的原理和范围，也可以对为了解释本发明的特性而已经描述和说明的部件和方法进程的细节、材料和结构进行各种其它的改变。
权利要求
1.一种形成半导体器件的方法，包括在绝缘体上硅(SOI)衬底上提供栅极堆叠；在所述栅极堆叠处，形成栅极堆叠底切；以及在所述底切处，生长嵌入式外延源/漏结。
2.如权利要求1所述的方法，形成栅极堆叠底切还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；去除所述栅极堆叠上的所述第二隔片；以及在所述栅极堆叠处形成所述栅极堆叠底切。
3.如权利要求1所述的方法，形成栅极堆叠底切还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；去除所述栅极堆叠上的所述第二隔片，以暴露所述SOI衬底上的硅的一部分；以及在底切所述栅极堆叠的条件下，刻蚀所述SOI衬底上的硅。
4.如权利要求1所述的方法，形成栅极堆叠底切还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；去除所述栅极堆叠上的所述第二隔片，以暴露所述SOI衬底上的硅的一部分；以及在以约1埃/秒到约30埃/秒的速率底切所述栅极堆叠的条件下，刻蚀在所述SOI衬底上的所述硅。
5.如权利要求1所述的方法，形成栅极堆叠底切还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；去除所述栅极堆叠上的所述第二隔片，以暴露所述SOI衬底上的硅的一部分；以及使用六氟化硫(SF6)的刻蚀配方来刻蚀在所述SOI衬底上的所述硅。
6.如权利要求1所述的方法，形成栅极堆叠底切还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；去除所述栅极堆叠上的所述第二隔片；并且刻蚀所述抬高的外延第一层和所述SOI衬底上的硅的一部分，以形成栅遮蔽硅残余物和横向硅残余物。
7.如权利要求1所述的方法，从所述底切生长嵌入式外延源/漏结还包括在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长抬高的外延第一层；在形成所述底切的条件下，基本去除所述抬高的外延第一层，以暴露所述SOI衬底的绝缘体的自对准区域和所述SOI衬底上的硅的横向残余物；以及在使得外延硅形成所述底切和横向残余物之间的闭合接缝的条件下，生长所述嵌入式外延源/漏结。
8.如权利要求1所述的方法，还包括在生长嵌入式外延源/漏结之后，形成金属硅化物化的凸起的外延末端。
9.如权利要求1所述的方法，还包括在生长嵌入式外延源/漏结之后，形成金属硅化物化的多晶硅外延栅极层。
10.一种形成晶体管的方法，包括在绝缘体上硅(SOI)衬底上提供栅极堆叠；在所述栅极堆叠上形成第一隔片和第二隔片；在所述衬底上生长外延第一层；去除所述栅极堆叠上的所述第二隔片；在所述栅极堆叠处，去除所述外延第一层，同时形成栅极堆叠底切；以及在所述栅极堆叠底切处，生长源/漏极外延第二层。
11.如权利要求10所述的方法，在所述栅极堆叠上形成第一隔片和第二隔片还包括在所述栅极堆叠上沉积氧化物第一层；以及隔片刻蚀所述氧化物第一层。
12.如权利要求10所述的方法，在所述栅极堆叠上形成第一隔片和第二隔片还包括在所述栅极堆叠上沉积氧化物第一层；在所述栅极堆叠上沉积氮化物第二层；以及隔片刻蚀所述氮化物第二层和所述氧化物第一层。
13.如权利要求10所述的方法，在所述栅极堆叠上形成第一隔片和第二隔片还包括在所述栅极堆叠上沉积氧化物第一层；隔片刻蚀所述氧化物第一层，以形成氧化物第一隔片；在所述栅极堆叠和所述氧化物第一隔片上生长氮化物第二层；以及隔片刻蚀所述氮化物第二层，以形成氮化物第二隔片。
14.如权利要求10所述的方法，其中在所述衬底上生长外延第一膜还包括在所述SOI衬底上形成基本未掺杂的硅外延层。
15.如权利要求10所述的方法，其中形成栅极堆叠底切包括去除所述栅极堆叠上的第二隔片之后，刻蚀所暴露的所述SOI衬底上的硅。
16.如权利要求10所述的方法，其中形成栅极堆叠底切包括去除所述栅极堆叠上的第二隔片之后，刻蚀所暴露的所述SOI衬底上的硅；以及刻蚀所述外延第一膜的至少一部分。
17.如权利要求10所述的方法，其中在所述栅极堆叠底切处生长源/漏极外延第二层包括在使得所述外延第二层从所述栅极堆叠底切生长到栅极堆叠-横向SOI硅残余物的条件下，化学气相沉积生长所述源/漏极外延第二层。
18.如权利要求10所述的方法，还包括在所述SOI衬底上，形成难熔金属层。
19.如权利要求10所述的方法，还包括在所述SOI衬底上，形成难熔金属层；处理所述源/漏极外延第二层和所述难熔金属层，以形成金属硅化物化的凸起的外延末端。
20.如权利要求10所述的方法，还包括在所述栅极堆叠上，生长多晶硅外延第二层；在所述多晶硅外延第二层上，形成难熔金属层；以及处理所述多晶硅外延第二层和所述难熔金属层，以形成金属硅化物化的栅极层。
21.一种嵌入式源/漏极氧化物上硅(SOI)结，包括设置在SOI衬底上的栅极堆叠，所述栅极堆叠包括底切；和设置在所述底切内的外延层。
22.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，其中所述外延层的厚度在约100埃到约1500埃的范围内，并且其中所述外延层选自n掺杂层和p掺杂层。
23.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，其中所述外延层的厚度在约100埃到约1500埃的范围内，并且还包括置于所述外延层中并与所述栅极堆叠相邻的金属硅化物化的凸起的外延末端。
24.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，其中所述外延层的厚度在约100埃到约1500埃的范围内，其中所述外延层选自n掺杂层和p掺杂层，并且还包括置于所述栅极堆叠上及其上方的金属硅化物化的多晶硅栅极层。
25.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，其中所述外延层的厚度在约100埃到约1500埃的范围内，其中所述外延层选自n掺杂层和p掺杂层，并且还包括置于所述外延层中并与所述栅极堆叠相邻的金属硅化物化的凸起的外延末端；和置于所述栅极堆叠上及其上方的金属硅化物化的多晶硅栅极层。
26.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，还包括嵌入在所述栅极堆叠下的SOI沟道，其中所述栅极堆叠包括宽度为W的多晶硅栅极电极，并且其中所述SOI沟道包括小于宽度W的沟道长度。
27.如权利要求21所述的嵌入式源/漏极氧化物上硅(SOI)结，还包括嵌入在所述栅极堆叠下的SOI沟道，其中所述栅极堆叠包括宽度为W的多晶硅栅极电极，并且其中所述SOI沟道包括约0.2W到约0.99W范围内的沟道长度。
28.一种系统，包括电路模块，其中所述电路模块包括至少一个绝缘体上硅(SOI)衬底，其中所述SOI衬底包括置于SOI衬底上的栅极堆叠，所述栅极堆叠包括底切；和置于所述底切中的外延层。
29.如权利要求28所述的系统，其中所述电路模块被置于选自时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统和航空器的主机内。
30.如权利要求28所述的系统，还包括处理器；耦合至所述处理器的输入/输出(I/O)电路。
全文摘要
本发明涉及包括超薄型外延层的晶体管，其形成具有长度由在晶体管的栅极堆叠下的底切所确定的沟道的嵌入式结。本发明还涉及形成所述晶体管的方法和包含了所述晶体管的系统。
文档编号H01L21/336GK1543679SQ03800523
公开日2004年11月3日 申请日期2003年7月3日 优先权日2002年7月12日
发明者阿南德·默西, 布雷恩·多伊尔, 杰克·卡瓦列尔罗斯, 罗伯特·周, 周, 多伊尔, 卡瓦列尔罗斯, 阿南德 默西 申请人:英特尔公司