专利名称：具有多层硅结构的显示器的制作方法
技术领域：
本发明是有关于一种液晶显示器，特别有关于一种具有低温多晶硅薄膜晶体管的液晶显示器。
背景技术：
目前的薄膜晶体管液晶显示器(thin film transisto-liquidcrystal display，TFT-LCD)技术分为两种，一为传统的非晶硅薄膜晶体管，另一为多晶硅薄膜晶体管。由于多晶硅薄膜晶体管的电子移动速度为非晶硅薄膜晶体管的10倍到100倍之间。因此，TFT-LCD业界已开始着手进行研究及发展，以多晶硅薄膜晶体管的作为画素(pixel)开关组件及LCD外围的驱动电路。
上述多晶硅薄膜晶体管的制作通常采用低温多晶硅(lowtemperature polysilicon，LTPS)制程。所谓的LTPS制程是利用准分子雷射退火处理(excimer laser annealing，ELA)使原先的非晶硅薄膜转变成多晶硅结构。由于制程温度在600℃以下，所以适用于透明的玻璃基板。且由于多晶硅TFT的载子迁移率较高、驱动电路的积集度较佳、光露电流较小，故多晶硅TFT较常应用在高操作速度的电路中。
然而习知的低温多晶硅液晶显示器的TFT结构，所有的组件都是位于同一平面上，如图1所示，其是显示习知多晶硅的显示器TFT的结构的剖面图，一玻璃基板100、一第一硅层102位于100基板上、一闸极介电层104位于第一硅层102和基板100上、一闸极106位于闸极介电层104上、一层间介电层108位于闸极106上、一讯号线110位于部分闸极介电层104上，也因此每一个组件都占据住一定区域，在部分区域的面板上无法达到最佳效益。
发明内容
有鉴于此，为了解决上述问题，本发明的目的在于提供一种具有多层硅结构的显示器，利用堆栈的3D结构达到解省空间的目的。因此，可以置入更多的组件(例如闪存、静态内存、动态随机内存、电容或电阻)在显示器中，达到更多的整合电路功能。
本发明提出一种具有多层硅结构的显示器，其包括一基板、一第一硅层位于基板上、一闸极介电层位于第一硅层上、一闸极位于闸极介电层上、一层间介电层位于闸极上与门极介电层上及一第二硅层位于层间介电层上；其中第二硅层可为一被动组件，而形成一组件堆栈结构。
本发明另提出一种具有多层硅结构的显示器，其包括一基板、一第一硅层位于基板上、一闸极介电层位于第一硅层上、一闸极位于闸极介电层上、一层间介电层位于闸极上与门极介电层上及一第二硅层位于层间介电层上；其中第二硅层可为一主动组件，而形成一组件堆栈结构。
图1显示习知多晶硅TFT结构剖面示意图。
图2显示本发明第一实施例具有一电组的多晶硅TFT结构剖面示意图。
图3显示本发明第二实施例具有二个串联的多晶硅TFT的组件堆栈结构剖面示意图。
图4显示本发明第三实施例具有二个信道的多晶硅TFT结构剖面示意图。
图5显示本发明第四实施例具有浮置闸极和电容的多晶硅TFT结构剖面示意图。
图6显示本发明第五实施例具有二个独立的多晶硅TFT的组件堆栈结构剖面示意图。
符号说明习知技术基板-100； 第一硅层-102；闸极介电层-104；闸极-106；层间介电层-108；讯号线-110；本发明技术第一实施例基板-200；第一硅层-202；第一源极区域-204；信道区域-206；第一汲极区域-208；闸极介电层-210；层间开口-212；闸极-214；层间介电层-216； 第二硅层-218；金属间介电层-220；导线开口-222；导电层-224；第二实施例基板-300；第一硅层-302；第一源极区域-304；第一信道区域-306；第一汲极区域-308；闸极介电层-310；闸极-312；层间介电层-314；
层间开口-316；第二硅层-318；第二信道区域-320；第二源极区域-322；第二汲极区域-324；金属间介电层326；第一开口-328；第二开口-330；导电层-332；第三实施例基板-400；第一硅层-402；第一源极区域-404；第一信道区域-406；第一汲极区域-408；下闸极区域-410；闸极介电层412； 闸极-414；上闸极介电层-416；层间介电层-418；第二硅层-420；第二源极区域-422；第二信道区域-424；第二汲极区域-426；第三源极区域-428；第三信道区域-430；第三汲极区域-432；硅间开口-434；第一开口-435；第二开口-436；导电层-438。
金属间介电层-419第四实施例基板-500；第一硅层-502；第一源极区域-504；第一信道区域-506；第一汲极区域-508；闸极介电层-510；闸极硅层-512；层间闸极介电层-514；第一导电层-516； 层间介电层-518；层间开口-520；第二硅层-522；
金属间介电层-524； 第一开口-526；第二导电层-530； 第二开口-528；第五实施例基板-600； 第一硅层-602；第一源极区域-604； 第一信道区域-606；第一汲极区域-608； 闸极介电层-610；第一闸极-612； 层间介电层-614；第二硅层-616； 第二源极区域-618；第二信道区域-620； 第二汲极区域-622；顶部闸极介电层-624； 上部闸极-626；导线开口-628； 导电层-630。
具体实施例方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图标，作详细说明如下第一实施例具有一电阻的多晶硅组件堆栈结构如图2所示，其是显示本发明第一实施例的具有多层硅结构的显示器中，其多层硅结构的剖面图，包括下列组件一基板200，在此实施例中其为一玻璃基板，其较佳为一无碱性玻璃，更佳为一石英所组成。一例如是由多晶硅所组成的第一硅层202位于基板的部分区域上，其中第一硅层包括一第一信道区域206以及一第一源极区域204和一第一汲极区域208位于第一信道区域206的两侧。其中第一硅层202可以是N型且第一源极区域204和第一汲极区域208植入有N+型杂质，第一硅层亦可以是P型且第一源极区域和第一汲极区域植入有P+型杂质。
一例如是氧化硅或氮化硅所组成的闸极介电层210位于第一硅层202和基板200上，其中在第一源极区域204或第一汲极区域208上方的闸极介电层210有一层间开口212。一闸极214位于闸极介电层210上，在此较佳实施例中其闸极214是由钨化钼所组成。一例如是氧化硅或氮化硅所组成的层间介电层216位于闸极214上及层间开口212以外的闸极介电层210上以及一第二硅层218位于部分层间介电层216上且经由开口212连接到第一硅层202，其中第二硅层218是为多晶硅所组成且其具有电阻的功能。一金属间介电层220位于层间介电层216及第二硅层218上且金属间介电层220在第二硅层218上有一导线开口222。一导电层224经由导线开口222连接到第二硅层218。
第二实施例具有二个串联的多晶硅组件堆栈结构如图3所示，其是显示本发明第二实施例的具有多层硅结构的显示器中，其多层硅结构的剖面图，包括下列组件一基板300，在此实施例中其为一玻璃基板，其较佳为一无碱性玻璃，更佳为一石英所组成。一第一硅层302位于基板300的部分区域上，其中第一硅层302包括一第一信道区域306以及一第一源极区域304和一第一汲极区域308位于第一信道区域306的两侧，第一硅层302可以是N型且第一源极区域304和第一汲极区域308植入有N+型杂质，第一硅层302亦可以是P型且第一源极区域304和第一汲极区域308植入有P+型杂质。
一例如是氧化硅或氮化硅所组成的闸极介电层310位于第一硅层302和基板300上。一闸极312位于闸极介电层310上，在此较佳实施例中其闸极312是由钨化钼所组成。一例如是氧化硅或氮化硅所组成的层间介电层314位于闸极312上，其中层间介电层314在第一汲极区域308上有一层间开口316。一第二硅层318位于部分层间介电层314上且经由层间开口316连接到闸极介电层310，其中第二硅层318包含一第二信道区域320、一第二源极区域322和一第二汲极区域324，同样的，第二硅层318可以是N型且第二源极区域322和第二汲极区域324植入有N+型杂质，第二硅层318亦可以是P型且第二源极区域322和第二汲极区域324植入有P+型杂质。
一金属间介电层326位于层间介电层314及第二硅层318上，且金属间介电层326在第二源极区域322有一第一开口328和第二汲极区域324有一第二开口330。一导电层332经由第一开口328连接到第二源极区域322及经由第二开口330连接到第二汲极区域324。
第三实施例具有二个信道的多晶硅组件堆栈结构如图4所示，其是显示本发明第三实施例的具有多层硅结构的显示器中，其多层硅结构的剖面图，包括下列组件一基板400，在此实施例中其为一玻璃基板，其较佳为一无碱性玻璃，更佳为一石英所组成。一第一硅层402位于基板400的部分区域上，其中第一硅层402包括一第一信道区域406以及第一源极区域404和一第一汲极区域408位于第一信道区域406的两侧；尚有一下闸极区域410位于第一汲极区域408靠第一信道区域406的另一侧，第一硅层402可以是N型且第一源极区域404和第一汲极区域408植入有N+型杂质，第一硅层402亦可以是P型且第一源极区域404和第一汲极区域408植入有P+型杂质。
一例如是氧化硅或氮化硅所组成的闸极介电层412位于第一硅层402和基板400上。一闸极414位于闸极介电层412上，在此较佳实施例中其闸极414是由钨化钼所组成。一例如是氧化硅或氮化硅所组成的上闸极介电层416位于闸极414上方及两侧。一例如是氧化硅或氮化硅所组成的层间介电层418位于下闸极区域410正上方以外的闸极介电层412之上。
一例如是多晶硅所组成的第二硅层420位于上闸极介电层416上，下闸极区域410正上方的闸极介电层412上及部分层间介电层418上，其中第二硅层尚包括一第二信道区域424位于闸极414上，以及一第二源极区域422和一第二汲极区域426位于第一信道区域424的两侧；还有一第三信道区域位430于下闸极区域410上，以及一第三源极区域428和一第三汲极区域432位于第三信道区域430的两侧，其中第二硅层420可以是N型，且第二源极区域422、第二汲极区域426、第三源极区域428及第三汲极区域432植入有例如是磷的N+型杂质。第二硅层420可以亦是P型，且第二源极区域422、第二汲极区域426、第三源极区域428及第三汲极区域432植入有例如是硼的P+型杂质。
第二硅层420在第二汲极区域426和第三源极区域428中间有一硅间开口434使第二汲极区域416和第三源极区域428彼此不互相连接，其中下闸极区域410是做为第三信道区域430的控制闸极。一金属间介电层419位于层间介电层418及第二硅层420上并填入硅间开口434且金属间介电层419在第二源极区域422有一第一开口434和第三汲极区域432有一第二开口436。一导电层438经由第一开口434连接到第二源极区域422及经由第二开口436连接到第三汲极区域432。
第四实施例具有浮置闸极和电容的多晶硅组件堆栈结构如图5所示，其是显示本发明第四实施例的具有多层硅结构的显示器中，其多层硅结构的剖面图，包括下列组件一基板500，在此实施例中其为一玻璃基板，其较佳为一无碱性玻璃，更佳为一石英所组成。一例如是由多晶硅所组成的第一硅层502位于基板500的部分区域上，其中第一硅层502包括一第一信道区域506，以及一第一源极区域504和一第一汲极区域508位于第一信道区域506的两侧。且第一硅层502可以是N型且第一源极区域504和第一汲极区域508植入有N+型杂质，第一硅层502亦可以是P型且第一源极区域504和第一汲极区域508植入有P+型杂质。
一例如是氧化硅或氮化硅所组成的闸极介电层510位于第一硅层502和基板500上。一例如是多晶硅所组成的闸极硅层512位于第一信道区域506上的闸极介电层510上，其中闸极硅层512是做为一浮置闸极。一例如是氧化硅或氮化硅所组成的层间闸极介电层514位于闸极硅层512上。一第一导电层516位于层间闸极介电层514上且其第一导电层516较佳是钨化钼所组成。一例如是氧化硅或是氮化硅所组成的层间介电层518位于第一导电层516和闸极介电层510上，其中层间介电层518在第一汲极区域508上方有一层间开口520。一第二硅层522位于第一汲极区域508上的闸极介电层510上方且延伸至和层间开口两侧的层间介电层518上，而其较佳为掺杂硼的P型半导体或掺杂磷的N型半导体。一金属间介电层524位于层间介电层518及第二硅层522上且金属间介电层524在第一导电层516上有一第一开口526和第二硅层522上有一第二开口528。一第二导电层530经由第一开口526连接到第一导电层516，以及经由第二开口528连接到第二硅层522。其中第二硅层522、闸极介电层510和第一硅层502是形成一电容。
第五实施例具有二个独立的多晶硅组件堆栈结构如图6所示，其是显示本发明第五实施例的具有多层硅结构的显示器中，其多层硅结构的剖面图，包括下列组件一基板600，在此实施例中其为一玻璃基板，其较佳为一无碱性玻璃，更佳为一石英所组成。一第一硅层602位于基板600的部分区域上，其中第一硅层包括一第一信道区域606、一第一源极区域604和一第一汲极区域608位于信道区域604的两侧。第一硅层602可以是N型且第一源极区域604和第一汲极区域608植入有N+型杂质，第一硅层602亦可以是P型且第一源极区域604和第一汲极区域608植入有P+型杂质。
一例如是氧化硅或氮化硅所组成的闸极介电层610位于第一硅层602和基板600上。一第一闸极612位于闸极介电层610上，在此较佳实施例中其第一闸极612是由钨化钼所组成。一例如是氧化硅或是氮化硅所组成的层间介电层614位于闸极612和闸极介电层610上。一第二硅层616位于部分层间介电层614上，其中第二硅层616包括一第二信道区域620以及一第二源极区域618和一第二汲极区域622位于第二信道区域620的两侧，同样的，其第二硅层616可以是N型且第二源极区域618和第二汲极区域622植入有N+型杂质，第二硅层616亦可以是P型且第二源极区域618和第二汲极区域622植入有P+型杂质。一例如是氧化硅或是氮化硅所组成的顶部闸极介电层624位于第二硅层616上及其两侧。一上部闸极626位于第二信道区域620上方的顶部闸极介电层624上且在此较佳实施例中其上部闸极626是由钨化钼所组成。一金属间介电层626位于层间介电层614、顶部闸极介电层624和上部闸极626上且金属间介电层626在第二源极区域618上有一导线开口628。一导电层630经由导线开口628连接到第二源极区域618。
本发明的特征和优点本发明提供一种具有多层硅结构的显示器，此多层硅结构利用堆栈的3D结构制成具有一电组的TFT结构、二个串联TFT的组件堆栈结构、具有二个信道的TFT结构、具有浮置闸极和电容的TFT结构及二个独立的TFT的组件堆栈结构，因此本发明可以置入更多的组件(例如闪存、静态内存、动态随机内存、电容或电阻)在显示器中，达到更多的整合电路功能与节省空间的目的。
权利要求
1.一种具有多层硅结构的显示器，其中该多层硅结构至少包括一基板；一第一硅层位于该基板上；一闸极介电层位于该第一硅层上；一闸极位于该闸极介电层上；一层间介电层至少一部分位于该闸极上或该闸极介电层上；及一第二硅层至少一部分位于该层间介电层上。其中该第二硅层为包含一第二信道区域、一第二源极区域和一第二汲极区域的主动组件，而形成一组件堆栈结构。
2.根据权利要求1所述的具有多层硅结构的显示器，其中该第一硅层和该第二硅层是由多晶硅所组成。
3.根据权利要求1所述的具有多层硅结构的显示器，其中该第一硅层包括一第一信道区域，以及一第一源极区域和一第一汲极区域位于该第一信道区域的两侧；该层间介电层在该第一汲极区域上有一层间开口；该第二硅层位于该层间开口两侧的该层间介电层上且填入该层间开口；更包括一金属间介电层位于该层间介电层上与该第二硅层上，且该金属间介电层在该第二源极区域有一第一开口及该第二汲极区域有一第二开口；以及一导电层经由该第一开口连接到该第二源极区域及经由该第二开口连接到该第二汲极区域。
4.根据权利要求1所述的具有多层硅结构的显示器，其中该第一硅层包括一第一信道区域，以及一第一源极区域和一第一汲极区域位于该第一信道区域的两侧；及一下闸极区域邻接于该第一汲极区域的另一侧；该层间介电层位于该闸极介电层上，且具有一开口于该下闸极区域的正上方；该第二硅层更包括一第三信道区域位于该下闸极区域的上方，以及一第三源极区域和一第三汲极区域位于该第三信道区域的两侧，其中该下闸极区域是做为该第三信道区域的控制闸极；该第二硅层在该第二汲极区域和该第三源极区域中间有一硅间开口使该第二汲极区域和该第三源极区域彼此不互相连接；更包括一上闸极介电层覆盖于该闸极的正上方及两侧；以及一金属间介电层位于该层间介电层及该第二硅层上，并填入该硅间开，且金属间介电层在该第二源极区域有一第一开口和该第三汲极区域有一第二开口；并且一导电层经由该第一开口连接到该第二源极区域，及经由该第二开口连接到该第三汲极区域。
5.根据权利要求1所述的具有多层硅结构的显示器，其中该第一硅层包括一第一信道区域，以及一第一源极区域和一第一汲极区域位于该第一信道区域的两侧；该第二硅层位于该第一硅层上方的该层间介电层上；该多层硅结构更包括一顶部闸极介电层位于该第二硅层上方及其两侧、一上部闸极位于该第二信道区域上方的顶部闸极介电层上；更包括一金属间介电层位于该层间介电层、该顶部闸极介电层和该上部闸极上，且该金属间介电层及该顶部闸及介电层有一导线开口在该第二源极区域上方；以及一导电层经由该导线开口连接到该第二源极区域。
6.一种具有多层硅结构的显示器，其中该多层硅结构至少包括一基板；一第一硅层位于该基板上；一闸极介电层位于该第一硅层上；一闸极位于该闸极介电层上；一层间介电层位于该闸极上及该闸极介电层上；及一第二硅层至少一部分位于该层间介电层上其中该第二硅层为一电容或一电阻的被动组件，而形成一组件堆栈结构。
7.根据权利要求6所述的具有多层硅结构的显示器，其中该第一硅层和该第二硅层是多晶硅所组成。
8.根据权利要求6所述的具有多层硅结构的显示器，其中该第一硅层包括一第一信道区域，以及一第一源极区域和一第一汲极区域位于该第一信道区域的两侧；该闸极介电层在该第一源极区域或第一汲极区域上方有一层间开口；该层间介电层位于该闸极上及该层间开口以外的闸极介电层上；该第二硅层位于该层间开口两侧的该层间介电层上且填入该层间开口。
9.根据权利要求6所述的具有多层硅结构的显示器，其中该第一硅层包括一第一信道区域，以及一第一源极区域和一第一汲极区域位于该第一信道区域的两侧；该闸极包括一闸极硅层位于该第一信道区域上的该闸极介电层上、一层间闸极介电层位于该闸极硅层上及一第一导电层位于该层间闸极介电层上；该第二硅层位于该第一汲极区域上方的该闸极介电层且延伸至该层间介电层的一层间开口两侧；更包括一金属间介电层位于该层间介电层及第二硅层上；且金属间介电层在该第一导电层上有一第一开口和该第二硅层上有一第二开口；以及一第二导电层经由该第一开口连接到该第一导电层及经由该第二开口连接到该第二硅层。
全文摘要
本发明提出一种具有多层硅结构的显示器，此多层硅结构包括一基板、一第一硅层位于基板上、一闸极介电层位于第一硅层上、一闸极位于闸极介电层上、一层间介电层位于闸极上和闸极介电层上，以及一第二硅层位于层间介电层上，其中第二硅层可为一被动组件或一主动组件，而形成一组件堆栈结构。
文档编号H01L29/66GK1605914SQ20031010030
公开日2005年4月13日 申请日期2003年10月9日 优先权日2003年10月9日
发明者林孝义 申请人:统宝光电股份有限公司