专利名称：部分空乏soi金氧半导体元件的制作方法
技术领域：
本发明是关于一种SOI半导体元件，尤指一种运用直接穿隧(directtunneling)机制的高效能部分空乏(Partially-Depleted)SOI金氧半导体(Metal-Oxide-Semiconductor，MOS)元件及其制作方法。依据本发明的较佳实施例，该高效能部分空乏SOI金氧半导体元件是具有较高的电流驱动能力(current-driving capability)。
背景技术：
在现今的金氧半导体(MOS)元件中，基本上只有约几百奈米(nm)的顶层硅单晶被用以制成元件工作区(Active Layer)来作为电子的传输；而元件层的余的底层硅晶则作为机械上的支撑。如此的结构易造成元件与基材的寄生效应(Parasitic Effect)产生，此外，以具半导特性的硅基材作为介电绝缘(Dielectric Insulator)将非常困难。于是乎一种”将具电性绝缘的薄膜置于表面薄硅单晶元件层之下，而分离元件层和硅基材”的构想即被提出。如此的结构即为”硅层(Silicon)在(On)绝缘层(Insulator)之上”，故一般称之为硅覆绝缘(SOI)技术。此技术中所采用的绝缘层一般为二氧化硅(SiO2，Buried Oxide，BOX)，主因是考量于经由硅热生长的二氧化硅具较佳的特性，且与硅晶圆的制程整合性高。由于BOX之上的磊晶硅的厚度差异，又可分为部分空乏(Partially-Depleted SOI；PDSOI or Thin SOI)与完全空乏(Fully-Depleted SOI；FDSOI or Ultra thin SOI)。PDSOI指的是元件的空乏区深度小于SOI的厚度；而FDSOI则为SOI的厚度即恰为元件的空乏区深度。上述不同SOI的选择亦对SOI造成不同的优点表现。其中PDSOI元件可操作于较小的电压、相较于传统硅晶圆有较低的功率损耗，且能够很轻易地将此PDSOI技术完全转移至既有的硅晶技术。
然而，目前SOI技术面临的问题除了包括SOI基板的品质与制作成本之外，尚需考虑元件与电路设计上的许多困难。在制造层面上，不论是结合(BESOI)或氧植入型(SIMOX)的SOI基板都还不够成熟足以达到低成本量产规模。在元件及电路设计层面上，PDSOI元件的应用需先要克服所谓的浮体效应(floating body effect)以及扭曲效应(kink effect)。浮体效应乃该行者所熟知者，简单来说，其成因乃由于PDSOI元件是设于完全隔离不接任何电位的井体(floating well body)上，当元件在操作时，由于热载子(hotcarrier)碰撞产生电子电洞对，假设该热载子为电子，则电洞会逐渐累积在浮置状态下的井体中的低电位区域，渐渐地增加信道的电位，因而降低MOS晶体管元件的启始电压(threshold voltage)。如此在MOS晶体管的汲极电压-电流的特性上造成跳动变化，即称为扭曲效应。
习知技艺中如由Cherne等人于1991年10月21日申请注册的美国SIR专利第H1435号，题目为「SOI互补金氧半导体元件具有延伸本体借以提供侧壁信道以及主体联系(SOI CMOS device having body extension forproviding sidewall channel stop and bodytie)」揭露一种SOI薄膜金氧半导体元件架构，具有主体/信道区(body/channel region)延伸，且在该主体延伸内的选定部位具较高浓度的掺杂，借此提供主体/信道区得以与一预定偏压构成主体连续，同时形成信道阻隔可以阻断漏电流或者避免可能沿着侧壁表面产生的寄生N信道形成。
其它相关领域的前案，如Yamaguchi等人于1993年5月10日提出申请的美国专利第5343051号，揭露一种「薄膜SOI金氧半导体场效晶体管(Thin-film SOI MOSFET)」。如Huang等人于1997年4月7日提出申请的美国专利第5920093号，揭露一种「SOI场效晶体管具有T型次闸极区(SOI FEThaving gate sub-regions conforming to t-shape)」，其信道区具均匀掺杂轮廓(doping profile)，可以有效避免扭曲效应。又如Tyson等人于1997年12月29日提出申请的美国专利第5920093号，揭露一种「SOI结合主体联系(SOI combination body tie)」，其利用H型晶体管结构，以及主体接触(body contact)，使主体呈接地状态，避免浮体效应。
然而，上述习知技艺的缺点在于，不论以主体联系(body tie)、T型闸极或者H型闸极型态的SOI金氧半导体场效晶体管的制作过程都较为繁琐复杂。此外，上述习知技艺所揭露的SOI元件都较占芯片面积。这是由于需要额外的主体接触(body contact)所致，而且需要额外的接线电路设计，使主体电连接一偏压或者与源极短路。再者，由于上述习知技艺所揭露的SOI元件目的皆是要消除所谓的浮体效应，因此无法避免地要牺牲掉SOI元件的操作效能。由此可知，习知技艺仍未完善而有进一步改善的需要。
发明内容
据此，本发明的主要目的即在提供一种高效能部分空乏(Partially-Depleted)SOI金氧半导体元件，其占较小芯片面积。
本发明的另一目的即在提供一种高效能部分空乏SOI金氧半导体元件，具有较高的电流驱动能力以及较高的扭曲触动电压(kink triggeringvoltage)。
本发明的又一目的即在提供一种制作占较小芯片面积的高效能部分空乏SOI金氧半导体元件的方法。
根据本发明的较佳实施例，一种部分空乏SOI金氧半导体场效晶体管元件，包含有一隔离绝缘于一SOI基板的薄膜主体层中的第一导电型井，该SOI基板包含有该薄膜主体层、一支撑基板以及一介于该薄膜主体层与该支撑基板之间的深埋氧化层；一介电层，设于该第一导电型井的表面上；一多晶硅闸极，设于该介电层上，该多晶硅闸极具有一第一导电型第一闸极区块，其与一延伸自该第一导电型井的延伸井区域重叠，以及一第二导电型第二闸极区块，其穿越过该第一导电型井上方，借此形成介于该第一导电型第一闸极区块与该延伸井区域之间的一穿隧连结组态；及第二导电型汲极与源极区域，分别设于该第二闸极区块的相对两侧的该第一导电型井中。
根据本发明另一较佳实施例，一种部分空乏SOI金氧半导体元件，包含有一硅晶圆，具有一薄膜主体层、一支撑基板以及一将该薄膜主体层与该支撑基板电性隔绝的深埋氧化层，且该薄膜主体层具有一主表面；绝缘浅沟，由该薄膜主体层的主表面向下延伸至该深埋氧化层，用以电性隔绝该薄膜主体层，借此于该薄膜主体层的主表面形成一绝缘(isolated)井区域；一介电层，设于该绝缘井区域上；一多晶硅闸极，设于该介电层上且为第一导电型，该多晶硅闸极具有长边上相对应两端，包括由一第一绝缘浅沟上方的第一端穿越过该绝缘井区域上方然后延伸至位于一第二绝缘浅沟上方的第二端，其中部分该多晶硅闸极的该第一端与第二端是被植入电性与该第一导电型相反的第二导电型掺质，借此构成介于植入有该第二导电型掺质的多晶硅闸极部分与该绝缘井区域之间的一穿隧连结组态；及第一导电型汲极与源极区域，分别设于该多晶硅闸极的相对两侧之中。其中该介电层可以为二氧化硅层或氮化硅层，厚度介于5-120埃。
图1为本发明较佳实施例部分空乏SOI金氧半导体场效晶体管元件(PD SOI MOSFET device)的上视布局图。
图2为图1中沿着切线AA所见的部分空乏SOI金氧半导体场效晶体管元件的剖面示意图，图中并显示介于多晶硅闸极与浮置主体间的直接穿隧(direct tunneling)区域。
图3为图1中沿着切线BB所见的部分空乏SOI金氧半导体场效晶体管元件的剖面示意图。
图4为图1中沿着切线CC所见的部分空乏SOI金氧半导体场效晶体管元件的剖面示意图。
图5为本发明另一较佳实施例部分空乏SOI金氧半导体场效晶体管元件的上视布局图。
图6显示在不同闸极-源极偏压(VGS)下针对本发明PD SOI PMOSFET元件(闸极信道长度L＝0.12微米)所量测的汲极电流(ID)对汲极-源极偏压(VDS)曲线。
符号说明10 SOI基板12 支撑基板13 N型井 14 深埋氧绝缘层15 绝缘主体 16 硅薄膜层21 浅沟绝缘区域 22 浅沟绝缘区域32 闸极介电层 33 多晶硅闸极结构35 P+闸极区块 36 N+闸极区块38 第一端 39 第二端40 直接穿隧区域 42 汲极/源极44 汲极/源极 52 延伸N型井体区60 离子布植开口具体实施方式
本发明是关于一种SOI金氧半导体场效晶体管的结构，特别是运用直接穿隧(direct tunneling)机制，以形成具有高效能、高电流驱动能力(current-driving capability)且高扭曲触动电压的新颖SOI金氧半导体场效晶体管结构。
本发明的第一较佳实施例请参阅图1至图4，其中图1为本发明较佳实施例部分空乏SOI金氧半导体场效晶体管元件(PD SOI MOSFET device)的上视布局图；图2、图3及图4分别为图1中沿着切线AA、切线BB及切线CC所见的部分空乏SOI金氧半导体场效晶体管元件的剖面示意图。图1至图4所示的本发明的第一较佳实施例乃经由揭示一种PMOS部分空乏SOI金氧半导体场效晶体管元件来说明。然而，习知该项技艺者理应能够了解本发明的SOI集成电路及相关制作流程是同样可以应用在NMOS部分空乏SOI金氧半导体场效晶体管元件架构上，仅需将相对应的元件电性做与该第一较佳实施例相反的配置即可。首先，如图1及图2所示，提供一SOI基板10，其可为该行业者透过各种不同商业管道购得者，该SOI基板可以是利用任何适当方法所制程者，例如氧植入法(separationby implanted oxygen，SIMOX)或结合回蚀法(bonded-and-etch back，BESOI)。举例来说，本发明的第一较佳实施例使用的SOI基板10是采SIMOX法所制的晶圆基板，具有薄P型硅层16以及深埋氧绝缘层14，薄P型硅层16是位于深埋氧绝缘层14之上，其由底基板或支撑基板12所支撑。深埋氧绝缘层14的厚度例如介于1300至1800埃之间，但不限于此。本发明部分空乏SOI金氧半导体场效晶体管元件即形成在薄P型硅层16中。
接着，利用微影及离子布植方法，于SOI基板10的薄P型硅层16上定义N型井13。更明确的说，本发明部分空乏SOI金氧半导体场效晶体管元件即形成在薄P型硅层16的N型井13中。完成井的离子布植之后，接着进行主动区域(active areas，AA)的定义。首先利用微影及蚀刻制程，于SOI基板10的薄P型硅层16挖出绝缘浅沟，其深度通达SOI基板10的深埋氧绝缘层14，然后于浅沟中填入绝缘材料，即形成浅沟绝缘区域(Shallow trench isolation，STI)21及22，如图2中所示，借此定义出由浅沟绝缘区域所电性隔绝的绝缘主体15。
如图1及图4所示，电性隔绝的绝缘主体15包括有一延伸的N型井体区52。接着，绝缘主体15的上表面上被覆盖一层闸极介电层32，其可利用热氧化方式形成。闸极介电层32可以由任何适合作为闸极介电层的材质所构成，如二氧化硅、氮化硅、氮氧化硅(oxynitride)、铝、锆(zirconium)、镧(lanthanum)、钽(tantalum)、铪(hafnium)以及高介电常数介电层等，对此本发明并未限定之。闸极介电层32的厚度需足够薄使得电子或电洞直接穿隧操作得以遂行。依据本发明的第一较佳实施例，若以闸极介电层32为热氧化方式形成的二氧化硅为例，其较佳厚度约介于5至120埃。完成闸极介电层32的制作后，接着进行化学气相沉积制程，例如低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)制程，以于闸极介电层32上沉积一多晶硅层(图未示)。该多晶硅层随后利用微影及蚀刻方法被蚀刻成多晶硅闸极结构33。多晶硅闸极结构33并且被适当地掺杂高浓度掺质，形成P+闸极区块35以及多晶硅闸极结构33一端的延伸N+闸极区块36，其中位于多晶硅闸极结构33一端的延伸N+闸极区块36乃与前述的延伸的N型井体区52重叠。延伸N+闸极区块36的形成可以利用一适当的光罩，其具有一开口60暴露出多晶硅闸极结构33位于延伸的N型井体区52正上方的该端，并经由开口60进行高剂量N型离子布植。如图2所见，介于延伸的N型井体区52以及延伸N+闸极区块36之间的重叠区域40可运作成一直接穿隧(directtunneling)区域(如箭头所指)。在该第一较佳实施例中，位于多晶硅闸极结构33一端的延伸N+闸极区块36提供导电带电子直接穿隧闸极介电层32到达浮置主体中的信道。
如图1及图3所示，运用一合适的布植屏蔽，约1019至1020ions/cm3的高剂量P型掺质例如硼离子被植入P+闸极区块35相对两侧的电性隔绝的绝缘主体15中，以形成P+汲极/源极区42及44。P+汲极/源极区42及44定义出P+闸极区块35下方的P信道。
请参阅图5，图5显示本发明第二较佳实施例部分空乏SOI金氧半导体场效晶体管元件的上视布局图。本发明第二较佳实施例的部分空乏SOI金氧半导体场效晶体管元件是同样制作于一SOI基板(图未示)的硅薄膜层16的N型井13中。该SOI基板可为该行业者透过各种不同商业管道购得者，可以利用任何适当方法所制程者，例如氧植入法(separation byimplanted oxygen，SIMOX)或结合回蚀法(bonded-and-etch back，BESOI)。举例来说，本发明的第二较佳实施例使用的SOI基板是采SIMOX法所制的晶圆基板，具有薄P型硅层16以及深埋氧绝缘层，薄P型硅层16是位于深埋氧绝缘层之上，其由底基板所支撑。深埋氧绝缘层的厚度例如介于1300至1800埃之间，但不限于此。图5所示的本发明的第二较佳实施例乃经由揭示一种PMOS部分空乏SOI金氧半导体场效晶体管元件来说明。然而，习知该项技艺者理应能够了解本发明的SOI集成电路及相关制作流程是同样可以应用在NMOS部分空乏SOI金氧半导体场效晶体管元件架构上，仅需将相对应的元件电性做与该第二较佳实施例相反的配置即可。
N型井13是透过微影及离子布植技术形成于SOI基板(图未示)的硅薄膜层16中。更明确的说，本发明部分空乏SOI金氧半导体场效晶体管元件即形成在薄P型硅层16的N型井13中。完成井的离子布植之后，接着进行主动区域(active areas，AA)的定义。首先利用微影及蚀刻制程，于SOI基板的薄P型硅层16挖出绝缘浅沟，其深度通达SOI基板10的深埋氧绝缘层(图未示)，然后于浅沟中填入绝缘材料，即形成浅沟绝缘区域(Shallow trench isolation，STI)，借此定义出由浅沟绝缘区域所电性隔绝的绝缘主体井，具有两相对延伸N型井52。接着，绝缘主体井的上表面上被覆盖一层闸极介电层，其可利用热氧化方式形成。闸极介电层可以由任何适合作为闸极介电层的材质所构成，如氮化硅等，对此本发明并未限定之。闸极介电层的厚度需足够薄使得电子或电洞直接穿隧操作得以遂行。如图，在闸极介电层接着形成细长P型多晶硅闸极结构33，其在长边上具有相对两端，分别由第一浅沟绝缘区域上的第一端38穿过绝缘主体井上方延伸至第二浅沟绝缘区域上的第二端37。多晶硅闸极结构33第一端38以及第二端39的部分被植入N型掺质。于多晶硅闸极结构33第一端38以及第二端39的部分植入N型掺质的方法可以利用一适当的光罩，其具有一开口60暴露出多晶硅闸极结构33位于延伸N型井52正上方部分第一端38以及第二端39，并经由开口60进行高剂量N型离子布植。多晶硅闸极结构33其它部份，亦即介于第一端38以及第二端39之间的闸极部分35，则利用另一适当屏蔽植入P型掺质。介于延伸N型井52以及多晶硅闸极结构33植入N型掺质的第一端38以及第二端39之间的重叠区域可运作成一直接穿隧(direct tunneling)区域。最后，再运用一合适的布植屏蔽，约1019至1020ions/cm3的高剂量P型掺质例如硼离子被植入P+闸极区块35相对两侧的电性隔绝的绝缘主体井中，以形成P+汲极/源极区。P+汲极/源极区定义出多晶硅闸极结构33下方的P信道。
请参阅图6，图6显示在不同闸极-源极偏压(VGS)下针对本发明PDSOI PMOSFET元件所量测的汲极电流(ID)对汲极-源极偏压(VDS)曲线。相较于先前技艺，本发明的部分空乏SOI金氧半导体场效晶体管元件具有较高的效能，包括较高的电流驱动能力以及提高的扭曲触动电压，使得晶体管元件的浮体效应被压抑，而又具有低漏电流。本发明第一较佳实施例中的部分空乏SOI金氧半导体场效晶体管元件，其中电子直接穿隧相信是透过传导带电子(Electron-Conduction Band，ECB)直接穿隧机制达成，而非经由价带电子直接穿隧机制(Electron-Valence Band，EVB)，这是由于元件操作时闸极介电层压降并未超过1伏特，因此价带电子不易进行直接穿隧。操作时，本发明的部分空乏SOI金氧半导体场效晶体管元件于靠近汲极端的信道电场被减少，因此能够压抑扭曲效应。
权利要求
1.一种部分空乏SOI金氧半导体(MOS)元件，包含有一隔离绝缘于一SOI基板的薄膜主体层中的第一导电型井，该SOI基板包含有该薄膜主体层、一支撑基板以及一介于该薄膜主体层与该支撑基板之间的深埋氧化层；一闸极介电层，设于该第一导电型井的表面上；一多晶硅闸极，设于该闸极介电层上，该多晶硅闸极具有一第一导电型第一闸极区块，其与一延伸自该第一导电型井的延伸井区域重叠，以及一第二导电型第二闸极区块，其穿越过该第一导电型井上方，借此形成介于该第一导电型第一闸极区块与该延伸井区域之间的一穿隧连结组态；及第二导电型汲极与源极区域，分别设于该第二闸极区块的相对两侧的该第一导电型井中。
2.根据权利要求1所述的部分空乏SOI金氧半导体元件，其中该闸极介电层是选自下列组合之一材质者二氧化硅、氮氧化硅(oxynitride)、或含铝、锆(zirconium)、镧(lanthanum)、钽(tantalum)、铪(hafnium)中任一或一种以上的高介电常数介电层。
3.根据权利要求1所述的部分空乏SOI金氧半导体元件，其中该介电层的厚度介于5-120埃(angstrom)。
4.根据权利要求1所述的部分空乏SOI金氧半导体元件，其中该薄膜主体层为硅层。
5.根据权利要求1所述的部分空乏SOI金氧半导体元件，其中该第一导电型为N型，该第二导电型为P型。
6.根据权利要求1所述的部分空乏SOI金氧半导体元件，其中该第一导电型为P型，该第二导电型为N型。
7.一种部分空乏SOI金氧半导体元件，包含有一硅晶圆，具有一薄膜主体层、一支撑基板以及一将该薄膜主体层与该支撑基板电性隔绝的深埋氧化层，且该薄膜主体层具有一主表面；绝缘浅沟，由该薄膜主体层的主表面向下延伸至该深埋氧化层，用以电性隔绝该薄膜主体层，借此于该薄膜主体层的主表面形成一绝缘(isolated)井区域；一闸极介电层，设于该绝缘井区域上；一多晶硅闸极，设于该闸极介电层上且为第一导电型，该多晶硅闸极具有长边上相对应两端，包括由一第一绝缘浅沟上方的第一端穿越过该绝缘井区域上方然后延伸至位于一第二绝缘浅沟上方的第二端，其中部分该多晶硅闸极的该第一端与第二端是被植入电性与该第一导电型相反的第二导电型掺质，借此构成介于植入有该第二导电型掺质的多晶硅闸极部分与该绝缘井区域之间的一穿隧连结组态；及第一导电型汲极与源极区域，分别设于该多晶硅闸极的相对两侧的该中。
8.根据权利要求7所述的部分空乏SOI金氧半导体元件，其中该闸极介电层是由选自下列组合之一材质者二氧化硅、氮氧化硅(oxynitride)、或含铝、锆(zirconium)、镧(lanthanum)、钽(tantalum)、铪(hafnium)中任一或一种以上的高介电常数介电层。
9.根据权利要求7所述的部分空乏SOI金氧半导体元件，其中该介电层的厚度介于5-120埃。
10.根据权利要求7所述的部分空乏SOI金氧半导体元件，其中该薄膜主体层为硅层。
11.根据权利要求7所述的部分空乏SOI金氧半导体元件，其中该第一导电型为P型，该第二导电型为N型。
12.根据权利要求7所述的部分空乏SOI金氧半导体元件，其中该第一导电型为N型，该第二导电型为P型。
全文摘要
一种部分空乏SOI金氧半导体元件，包含有一隔离绝缘于一SOI基板的薄膜主体层中的第一导电型井，该SOI基板包含有该薄膜主体层、一支撑基板以及一介于该薄膜主体层与该支撑基板之间的深埋氧化层；一闸极介电层，设于该第一导电型井的表面上；一多晶硅闸极，设于该闸极介电层上，该多晶硅闸极具有一第一导电型第一闸极区块，其与一延伸自该第一导电型井的延伸井区域重叠，以及一第二导电型第二闸极区块，其穿越过该第一导电型井上方，借此形成介于该第一导电型第一闸极区块与该延伸井区域之间的一穿隧连结组态；及第二导电型汲极与源极区域，分别设于该第二闸极区块的相对两侧的该第一导电型井中。
文档编号H01L29/78GK1607670SQ20031010024
公开日2005年4月20日 申请日期2003年10月13日 优先权日2003年10月13日
发明者陈孝贤, 黄吕祥, 唐天浩 申请人:联华电子股份有限公司