专利名称：磁存储器及其制造方法
技术领域：
本发明是关于磁随机存取存储器(MRAM)。
背景技术：
由于磁随机存取存储器(MRAM)高速、耗电低、而且具有极优良的非易失性、重写耐性，所以被期望作为替代DRAM、闪存器的新一代高性能存储器，国内外各公司都在进行其实际应用化的研究开发。这种MRAM通常是利用隧道磁阻(TMR)效果的存储器，由于为了实现高速化、高可靠性，改善TMR比是必不可少的，所以对于赋予高TMR比的材料构成、制膜法等的研究非常盛行。
在MRAM的存储部采用如图1所示的TMR元件。该元件采用以铁磁性层夹着被称为隧道阻挡层的绝缘层的结构。在该元件的层间方向施加电压时，由于隧道效果而电流流动，此时的电阻值根据2层铁磁性层的磁化方向而不同，通常，2层铁磁性层的磁化方向平行时的电阻值，比反平行时的电阻值小。MRAM将该电阻值的差异作为位信息利用。另外，2层铁磁性层的磁化方向平行时和反平行时的电阻值的差的比率被称为TMR比。假定隧道效果时电子的自旋被保存，则TMR比表示为下式(M.JullierePhysics Letters 54A，225(1975))。
R＝2P1*P2/(1-P1*P2)...(1)在此，P1、P2是各自的铁磁性层的自旋极化率(0＜P1，P2＜1)。因此，为获得高TMR比，使极化率P1、P2变大即可。虽然目前对于决定极化率P的因素并不十分了解，但一般认为使用磁化(或者磁矩)大的磁性体是得到高TMR比的关键。(猪俣浩一郎应用物理69，186(2000)日本应用物理学会发行)。
另一方面，磁性膜中使用Fe、Co、Ni或者它们的合金，理论上预测磁矩会由于加到这些材料中的应变而变化(Cerny et.al.PhysicalReview B67，035116(2003))。
M.JullierePhysics Letters 54A，225(1975)[非专利文献2]猪俣浩一郎应用物理69，186(2000)日本应用物理学会发行[非专利文献3]Cerny et.al.Physical Review B67，035116(2003)发明内容本发明目的是通过对构成TMR元件的磁性膜的应变控制，使TMR比增大。
本发明的发明人，调查了Fe的磁矩的应变依存性。其结果如图2所示。图2的横轴，正值表示拉伸应变，负值表示压缩应变。根据图2，可知Fe磁矩在拉伸应变时增加，在压缩应变时间减少。对于Co、Ni，也可以得到相同的倾向。因此，本发明人，发现如果利用这些材料，通过使TMR元件的磁性膜处于拉伸应变状态，能够实现TMR比的改善。本发明的MRAM的特征在于，构成TMR元件的铁磁性膜处于拉伸应变状态。
根据本发明，MRAM的铁磁性层处于拉伸应变状态，与无应变或者压缩应变状态时相比，铁磁性层的磁化变大。由此，能够使TMR比增大，提供更高速、高可靠性的MRAM。
图1是表示TMR元件的剖面图且是MRAM的原理的说明图。
图2是表示Fe的磁矩的应变依存性的图。
图3是第1实施方式的TMR元件的剖面图。
图4是表示第1实施方式中的MRAM阵列结构的图。
图5是表示第1实施方式中的MRAM的TMR元件周围的剖面图。
图6是表示第1实施方式中的MRAM存储单元的剖面图。
图7是表示第1实施方式中的MRAM的制造方法的说明图。
图8是表示第1实施方式中的MRAM的制造方法的说明图。
图9是表示第1实施方式中的MRAM的制造方法的说明图。
图10是表示第1实施方式中的MRAM的制造方法的说明图。
图11是表示第1实施方式中的MRAM的制造方法的说明图。
图12是表示第1实施方式中的MRAM的制造方法的说明图。
图13是表示第1实施方式中的MRAM的制造方法的说明图。
图14是表示第1实施方式中的MRAM的制造方法的说明图。
图15是表示第1实施方式中的MRAM的制造方法的说明图。
图16是表示第2实施方式中的MRAM阵列结构的图。
图17是表示第2实施方式中的MRAM的TMR元件周围的剖面图。
图18是表示第2实施方式中的MRAM存储单元的剖面图。
图19是表示第3实施方式中的MRAM阵列结构的图。
图20是表示第3实施方式中的MRAM的TMR元件周围的剖面图。
图21是表示第3实施方式中的MRAM存储单元的剖面图。
图22是表示第3实施方式中的MRAM的制造方法的说明图。
图23是表示第3实施方式中的MRAM阵列结构的图。
具体实施例方式
下面，利用图3～图23详细说明本发明的实施方式。
图3是本发明的第1实施方式的TMR元件的剖面图。本实施方式的TMR元件由上部铁磁性层1、下部铁磁性层2、隧道绝缘膜3、反铁磁性层4构成。所述上部铁磁性层1、下部铁磁性层2由Fe、Co、Ni或者它们的合金等构成。而且，所述隧道绝缘膜3由Al2O3、MgO等构成，所述反铁磁性层4由FeMn、IrMn、PtMn等构成。图3是MRAM的TMR元件中通常采用的被称为自旋阀型的结构，所述反铁磁性层4用于固定下部铁磁性层2的磁化方向，称为束缚层。另外，上部铁磁性层1、2分别被称为自由层、固定层，在存储时仅自由层的磁化方向发生变化。另外，所述铁磁性层1或者2处于拉伸状态。或者所述铁磁性层1、2共同处于拉伸状态。由此，可望TMR元件的TMR比与所述铁磁性层1、2无应变状态或者压缩应变状态时相比增大。
图4是本发明的第一实施方式的MRAM阵列结构。MRAM通常如图4所示在格子状布线的上部布线层5和下部布线层6的交点上配置TMR元件。另外，TMR元件周围的剖面图如图5所示。构成MRAM的多层膜通过溅射、CVD等形成薄膜，在薄膜中通常最密面出现在表面上。因此，为了使TMR元件的上部铁磁性层处于拉伸应变状态，作为与上部铁磁性层1接触的所述上部布线层5的材料，利用与上部铁磁性层的材料相比最密面的原子间距大、进而拉伸弹性模量也大的材料就可以。另外，为了使所述上部铁磁性层处于拉伸应变状态，优选使所述上部布线层处于压缩应变状态。因此，优选所述上部布线层通过溅射而制膜，使得构成所述上部布线层的原子变得稠密。
作为与构成铁磁性层的Fe、Co、Ni相比，最密面原子间距、拉伸弹性模量都大的材料、进而能够成为布线材料的材料，可以考虑Ru、W、Ir、Os、Mo等。这其中，最密面原子间距大的是Os、W，拉伸弹性模量大的是Ir、Os。另外，低电阻的是Ir、W、Mo。
另外，为了抑制上部布线层和铁磁性层界面处的相互扩散、强化剥离强度和移动耐性、为了高速化而降低界面电阻，优选所述上部布线层具有TiN、TaN、RuO2等阻挡金属7。所述阻挡金属7通过溅射、CVD等而制膜，优选所述阻挡金属通过溅射将Ti、Ta、Ru等淀积后，通过进行渗氮或者氧化，使得阻挡金属的体积膨胀而制膜，以使得所述铁磁化层成为拉伸状态。如能通过采用所述阻挡金属而所述铁磁性层处于拉伸状态，则作为所述上部布线层材料也可以采用Al、Cu、Ag、Au等。这些布线材料虽然拉伸弹性模量小，但电阻低、且在设备的高速性方面比较出色。
另外，隧道绝缘膜3的材料Al2O3、MgO等通常是非晶形结构，界面的原子间距比铁磁性层的最密面原子间距还大，拉伸弹性模量也大，所以有利于使铁磁性层处于拉伸状态。所述隧道绝缘膜通过溅射、CVD等制膜而成，但优选所述隧道绝缘膜，溅射Al2O3、MgO等或者通过溅射淀积Al、Mg等后进行氧化，使得所述铁磁性层处于拉伸状态。
另外，优选反铁磁性层4也同样采用与铁磁性层相比在界面的原子间距以及拉伸模量大的IrMn等材料，通过溅射而成膜。另外，为了抑制TMR元件的下部的薄膜层100和所述反铁磁性层界面处的相互扩散、强化剥离强度和移动耐性、为了高速化而降低界面电阻，优选在所述薄膜层100和反铁磁性层之间配置TiN、TaN、RuO2等阻挡金属8。
在本实施方式中，对自旋阀型的TMR元件进行了说明，但对于隧道结为2重的双结型的TMR元件可以说也是一样的。
但是，虽然已知拉伸应变越大磁性材料的磁矩越增加，但考虑到TMR比以外的因素，并不希望应变过大。例如，应变过大，则有发生界面处膜剥离的可能性；考虑到剥离强度，优选界面处的格子应变控制在7％以下。
接着，对本实施方式的MRAM的存储单元进行说明。隧道电流通常通过MOS晶体管、二极管等读出，在此，对用MOS晶体管读出方式的MRAM存储单元进行说明。
图6是本实施方式的MRAM存储单元的剖面图。P型硅基板9上形成由SiO2构成的元件隔离层10、11，在元件形成区域上形成有N沟道MOS(NMOS)晶体管。所述NMOS具有栅电极12、栅绝缘膜13。作为栅绝缘膜材料，采用SiO2、SiON或者HfO2、ZrO2等高介电常数金属氧化物、HfSiO、ZrSiO、HfSiON、ZrSiON等高介电常数金属硅酸盐等。另外，所述栅电极12是例如多晶硅膜、金属薄膜、金属硅酸盐膜或者这些膜的层叠结构。特别是，考虑到抑制与所述栅绝缘膜在界面处的相互扩散、且为了高速化实现栅电极的低电阻化，优选在所述栅绝缘膜上采用粘合性良好的TiN、TaN等薄的阻挡金属，在其上采用W、Mo、Ta、Ti等金属薄膜的结构。此时，在重视低电阻性时采用W、Mo。在采用该二者时，进一步，W在高熔点具有出色的热稳定性，Mo在膜的平坦性方面出色。另外，在重视与阻挡金属的粘合性时采用在TiN上使用Ti的结构、或者在TaN上使用Ta的结构。
另外，在所述NMOS的源、漏扩散层14、15上连接有由W、Al、poly-Si(多晶硅)等构成的接触销16、17。不过，为了所述接触销与硅基板界面的粘合性、防止界面处的相互扩散、剥离，优选在接触区域界面上形成接触层18、19，以及，在与所述接触层上部以及层间绝缘层20的界面处形成阻挡金属21、22后，再形成所述接触销。所述接触层18、19的构成材料为硅化钴(CoSi2)、硅化钛(TiSi2)等，所述阻挡金属21、22的构成材料为TiN、TaN等。
所述接触销16连接到以Al、Cu等为构成材料的源极线23上，为了防止界面处的相互扩散、剥离，优选所述源极线23的上下具有由TiN、TaN等构成的阻挡金属24。另外，所述接触销17连接到以Al、Cu等为构成材料的中间布线层25上，所述中间布线层25连接到TMR元件的下部。为了防止界面处的相互扩散、剥离，所述中间布线层也优选上下具有由TiN、TaN等构成的阻挡金属26。另外，TMR元件上部配置有以Ru、W、Ir、Os、Mo等为构成材料的上部布线层5、夹着层间绝缘层20的下部配置有具有阻挡金属27的、以Al、Cu等为构成材料的下部布线层6，所述下部布线层6与TMR元件不直接连接。上部铁磁性层的自旋反转，通过在所述上部以及下部布线层流动电流而进行。
接着，对于本实施方式的MRAM的存储单元的制造方法进行说明。首先，在P型硅基板9上通过通常的硅处理，制作元件隔离区域层11、12以及NMOS(图7)。接着，通过CVD淀积层间绝缘层20后，通过蚀刻形成接触孔28，使其到达源极扩散层14(图8)。其后，在接触孔开口部，以溅射等淀积钴(Co)、钛(Ti)等，通过进行热处理在与Si接触的部分形成由CoSi2、TiSi2等构成的接触层18。其后，去除与层间绝缘层接触部分的Co、Ti等，利用溅射形成由TiN、TaN等构成的阻挡金属21之后，利用溅射形成接触销16，最后通过CMP进行平坦化，变为如图9所示。接着，通过溅射淀积由TiN、TaN等构成的阻挡金属29、由Al、Cu等构成的布线层30、由TiN、TaN等构成的阻挡金属31(图10)，通过CMP平坦化后，利用蚀刻如图11所示进行加工，形成源极线23。其后，进一步淀积层间绝缘层20，以与形成源极线相同的处理，如图12所示形成下部布线层6。所述下部布线层以Al、Cu等为构成材料。其后，进一步淀积层间绝缘层20，通过蚀刻形成到达漏极扩散层15的接触孔，通过与所述接触销16相同的处理，形成接触销17，变为如图13所示。接着，以与源极线23的形成相同的处理，形成中间布线层25后，进行层间绝缘层的淀积、由CMP进行的平坦化，变为如图14所示。此时，所述中间布线层，为了防止界面处的扩散、剥离，优选上下具有由TiN、TaN等构成的阻挡金属32。此后，为了形成TMR元件部，淀积反铁磁性层33、下部铁磁性层34、隧道绝缘层35、上部铁磁性层36，进一步淀积阻挡金属37(图15)。此时，为了使所述上部以及下部铁磁性层34、36处于拉伸应变状态，优选所述反铁磁性层33采用与所述下部铁磁性层相比界面处的原子间距以及拉伸膜量大的IrMn等材料，通过溅射而制膜，所述隧道绝缘膜是溅射Al2O3、MgO等或者通过溅射淀积Al、Mg等后进行氧化而形成。另外，所述阻挡金属37，优选通过溅射将Ti、Ta、Ru等淀积后，通过进行渗氮或者氧化，使得阻挡金属的体积膨胀而制膜。此后，通过蚀刻加工TMR元件部，淀积层间绝缘层、平坦化后，淀积上部布线层5，进行平坦化，形成图6所示的MRAM的存储单元。不过，此时，优选所述上部布线层5通过溅射Ru、W、Ir、Os、Mo等而制膜。通过上述过程，制造出具有所述上部以及下部铁磁性层处于拉伸应变状态的TMR元件的MRAM。
实施方式2图16表示本发明的第2实施方式的MRAM阵列结构。另外，TMR元件周围的剖面图如图17所示。用MOS晶体管读出隧道电流方式的MRAM存储单元的剖面图如图18所示。在本实施方式中，利用溅射而制膜的、以Ru、W、Ir、Os、Mo等为构成材料的下部布线层6的上部具有TiN、TaN、RuO2等构成的阻挡金属27，所述阻挡金属上具有TMR元件，所述TMR元件上具有以Al、Cu等为构成材料的、与接触销17连接的中间布线层25。不过，所述中间布线层25为了防止界面处的互相扩散、剥离，优选上下具有由TiN、TaN、RuO2等构成的阻挡金属26。另外，所述中间布线层25的夹着层间绝缘层20的上部配置有以Al、Cu等为构成材料的上部布线层5。在实施方式1中上部布线层与TMR元件部相接，但本实施方式中是下部布线层与TMR元件部相接的结构，形成实施方式1中的MRAM结构中TMR以及周围部分上下颠倒的结构。多层膜的制膜中，由于制膜时反映基底膜的晶格常数的情况较多，所以与实施方式1的结构相比更优选采用本实施方式的MRAM结构。另外，TMR元件的上部铁磁性层的自旋反转，与实施方式1相同，通过在上述上部以及下部布线层中流动电流而进行。
实施方式3图19表示本发明的第3实施方式的MRAM阵列结构。另外，TMR元件周围的剖面图如图20所示，用MOS晶体管读出隧道电流方式的MRAM存储单元的剖面图如图21所示。在实施方式1中，为了使铁磁性层处于拉伸应变状态，上部布线层中使用了与构成铁磁性层的材料相比最密面原子间距、拉伸模量都大的材料，但是这些Ru、W、Ir、Os、Mo等材料，作为电阻，与过去的Al或近年作为高性能设备的布线材料而开始引入得Cu相比大。因此，也可以仅在与上部铁磁性层1接触的应变施加部50处使用Ru、W、Ir、Os、Mo等，其他的不接触的布线部51处使用电阻低的Al、Cu等。由此，由于高TMR比且低电阻，能够期望得到更高速、低耗电量、高可靠性的MRAM。
为了制造本实施方式的MRAM，例如实施方式1的MRAM的上部布线层5用Al、Cu等制造，其后，利用蚀刻形成用于埋入所述应变施加部50的沟52(图22)。进一步，其后，利用溅射淀积Ru、W、Ir、Os、Mo等的膜，进行平坦化即可。
另外，为了更有效地向构成TMR元件的铁磁性层施加拉伸应变，进一步优选如图23所示，利用与下部铁磁性层相接的应变施加部50和布线部51构成实施方式2的结构的下部布线层。
产业上的可利用性本发明可以适用于计算机的存储器。
权利要求
1.一种存储层采用TMR元件的磁存储器，其特征在于构成所述存储层的元件的铁磁性层成为拉伸应变状态，所述铁磁性层含有Fe、Co、Ni的任一个，与所述铁磁性层相邻接的布线层含有Ru、W、Ir、Os、Mo的任一个。
2.一种存储层采用TMR元件的磁存储器的制造方法，其特征在于以含有Fe、Co、Ni的任一个的材料制膜构成所述存储层的元件的铁磁性层，以含有Ru、W、Ir、Os、Mo的任一个的材料制膜与所述铁磁性层相邻接的布线层，其中，所述布线层是通过溅射来制膜的。
3.一种存储层采用TMR元件的磁存储器的制造方法，其特征在于制膜构成所述存储层的元件的铁磁性层，与所述铁磁性层相邻接的布线层具有TiN、TaN、RuO2的任一个的阻挡金属，通过溅射来制膜所述阻挡金属。
4.一种存储层采用TMR元件的磁存储器的制造方法，其特征在于制膜构成所述存储层的元件的铁磁性层，与所述铁磁性层相邻接的布线层具有TiN、TaN、RuO2的任一个的阻挡金属，利用溅射Ti、Ta、Ru的任一个淀积形成所述阻挡金属后，进行渗氮或者氧化来制膜与所述铁磁性层相邻接的布线层。
5.一种磁存储器，其存储层采用TMR元件、所述存储层配置于上部以及下部布线层的交点处，该磁存储器的特征在于构成所述存储层的元件的铁磁性层成为拉伸应变状态，所述铁磁性层作为材料含有Fe、Co、Ni的任一个，作为构成所述布线层的材料，与所述铁磁性层相邻接的部分含有Ru、W、Ir、Os、Mo的任一个，其他的布线部分含有Al、Cu、Ag、Au的任一个。
6.一种磁存储器的制造方法，该磁存储器的存储层采用TMR元件、所述存储层配置于上部以及下部布线层的交点处，该制造方法的特征在于制膜构成所述存储层的元件的铁磁性层，作为构成所述布线层的材料，与所述铁磁性层相邻接的部分含有Ru、W、Ir、Os、Mo的任一个，通过溅射来制膜所述布线层。
全文摘要
通过使MRAM的TMR比改善，提供一种高速、高可靠性的MRAM。该方法的特征在于，MRAM的TMR元件的铁磁性层变为拉伸应变状态，磁化增大。
文档编号H01L27/22GK1783334SQ20051009901
公开日2006年6月7日 申请日期2005年8月31日 优先权日2004年11月29日
发明者钟江义晴 申请人:株式会社日立制作所