专利名称：晶圆级堆叠多芯片的封装方法
技术领域：
本发明涉及一种多芯片堆叠的封装方法，特别是有关于一种晶圆级多芯片堆叠的封装方法。
背景技术：
晶粒封装是用来保护集成电路芯片使其不受到污染和损坏，此外更可提供一耐久的电性引线系统以将集成电路芯片或晶粒连接于一个外在印刷电路板上或者直接进入一个电子产品，来进行各种芯片或晶粒的可靠度以及电性测试。由于电子元件朝轻薄短小的趋势日益发展，因此保护以及内连接晶体电路芯片的封装也须因应此趋势。
利用在单一芯片载体上提供一个多芯片模组封装(multichipmodule，MCM)是目前常见的封装技巧，其中最常见的多芯片模组封装(multichip module，MCM)是边对边(side-by-side)的多芯片模组封装(multichip module，MCM)，它是在同一水平面的基板上直接置放多个相互邻接的芯片，这样就可以在芯片及信号/电力线之间提供较低的电感连接及电容连接，从而形成一个密集的互连网络，以增进封装密度及系统性能。多芯片封装可将芯片至芯片间隔最小化，并减少在基板上所安装的芯片之间的电感及电容断绝。然而，这种边对边(side-by-side)的多芯片模组封装(multichip module，MCM)，在共享基板面积随着安装的电路芯片数目的增加而增加时，会有封装效率不佳的缺点。
因此提出一种多芯片堆叠的封装技术，请参照图1，提供一薄化晶圆21，将一种黏性糊状物22涂布在晶圆背面。接着请参照图2，其中晶圆座30是用来安置晶圆21，以便将晶圆21切割成若干个晶粒29。请参照图3，将一晶粒29与涂布在其表面的糊状物22一起由晶圆座30中夹起，然后放置于图4中一基板60的指定部位40上，此时其被称为母晶粒31。请参照图5，其显示另一晶粒41(子晶粒)，也是依照图3所示，需要从晶圆座30中夹起，然后放置于图4所示的母晶粒31上，以利用该黏性糊状物22将子晶粒黏着固定，再进行焊线55接合(wire bond)以完成产品如图6所示。
然而，随着芯片越做越薄，若仍以上述先将芯片薄化再各自取出进行对准堆叠，则会因芯片过薄而有破片等损害。此外，将薄化的芯片(尤其在低于50um下)一个个取起对准堆叠的步骤不但十分繁复费时，且也增加了制程上的困难度。因此，业界急需一种可解决上述问题的晶圆薄化易破片以及提升芯片堆叠效率并同时兼顾增加内存电容特性的技术。
发明内容本发明的目的在于提供一种晶圆级堆叠多芯片的封装方法，以减少残留电镀线的密度，以提升使用该印刷电路板的电子产品的电性表现，并同时兼顾增加内存电容特性。
为达成上述目的，本发明采用如下技术方案一种晶圆级堆叠多芯片的封装方法包括下列步骤提供一芯片阵列，其包含若干个独立的第一芯片，该第一芯片是由第一晶圆切割而成；提供第二晶圆，其包含若干个尚未分离的第二芯片，且其芯片主动表面上具有一黏着层；从该第二晶圆的芯片主动表面将这些第二芯片预切至一深度；以该第二晶圆的芯片主动表面朝这些第一芯片的芯片背面堆叠，使每一第二芯片仅与一个第一芯片堆叠；以及从该第二晶圆的芯片背面进行薄化，以同时形成若干个单独分离的第二芯片堆叠在单独分离的第一芯片上。
相较于现有技术，本发明所提供的晶圆级堆叠多芯片的封装方法具有以下优点1.利用晶圆对晶圆间的一次对准堆叠(其堆叠方式需要使得下芯片的芯片主动表面至少部分露出)以同时形成若干个相互等距排列的芯片堆叠，以改善过去以捡取及放置(pick and place)的机械手臂装备，将上、下芯片个别取起并一个个加以对准堆叠的步骤十分繁复费时且增加制程困难度的缺点。
2.利用晶圆级堆叠多芯片的封装方法，可改善现有技术中先将芯片薄化再各自取出进行对准堆叠，常因芯片过薄而有破片损害的问题。
3.利用晶圆对晶圆间的一次对准堆叠可在有效改善制程效率以及破片问题下，同时兼顾增加内存电容的特性。
图1至6是表示出传统的堆叠多芯片的封装方法的结构剖面示意图。
图7a至7k是表示出根据本发明第一实施例的晶圆级堆叠多芯片的封装方法的剖面示意图。
图8a至8c是表示出根据本发明第二实施例的晶圆级堆叠多芯片的封装方法的剖面示意图。
图9a至9f是表示出根据本发明第三实施例的晶圆级堆叠多芯片的封装方法的剖面示意图。
图10a至10i是表示出根据本发明第四实施例的晶圆级堆叠多芯片的封装方法的剖面示意图。
图11a是表示出根据本发明的晶圆级堆叠多芯片的焊线接合剖面图。
图11b、11c是表示出根据本发明的两种晶圆堆叠方式的平面示意图。
图12a至12d是表示出根据本发明的堆叠多芯片的封装流程剖面图。
具体实施方式下述的方法步骤并非完整的芯片堆叠封装制作流程。本发明实施例可与目前的集成电路制作技术或现有技术或后续发展中的技术合并进行。在此，提出四种本发明晶圆级堆叠多芯片的封装方法的实施例，以进一步详细说明本发明的实施方式。
第一实施例请参照图7a，提供一具有芯片阵列的第一晶圆700，此芯片阵列是由若干个尚未分离的第一芯片702组成，将第一晶圆700的芯片背面703黏着固定于具有胶带704的第一胶框706(film frame)上。从晶圆700的芯片主动表面707上预切这些芯片702至一深度，以定义出相互等距排列的第一芯片702，其中切割的深度小于晶圆700厚度。
请参照图7b，将一第二胶框708黏着于这些预切的第一芯片702的芯片主动表面707上，以利于后续固定该完整切割的第一芯片702。请参照图7c，利用第二胶框708将第一晶圆翻面使芯片背面703朝上，并移除第一胶框706。请参照图7d，从晶圆700的芯片背面703薄化晶圆700至一厚度，以形成若干个等距离排列且各自完整切割独立的第一芯片702于第二胶框708上。其中该薄化方式不能仅限于化学机械研磨或一般机械研磨。
请参照图7e，提供第二晶圆710，其中具有若干个等距离排列的芯片(未图示)，并在第二晶圆710的芯片主动表面714上形成一黏着层712。其中黏着层712是全面性地形成于第二晶圆710上或选择性地形成于与第一芯片702重叠的部份第二晶圆710上，其材料可以是环氧树脂、热塑料或B-stage胶，以糊形成或预先形成薄膜，其可使用自动糊分配装备沉积一糊材料，或假如黏着层712材料是一预先形成的材料，则可直接贴附于晶圆的芯片背面上。
请参照图7f，将第二晶圆710的芯片背面716固定于第三胶框718上，预切黏着层712以及第二晶圆芯片主动表面714上的若干个芯片720至一深度，其中该切割的深度小于该晶圆厚度。
请参照图7g，这是本发明的重要部份，进行一对准步骤使这些第二晶圆的芯片720与这些第一芯片702错位排列，以至少露出部分的第二芯片的芯片主动表面，接着透过一层压(laminating)步骤使这些第二晶圆的芯片720经由其上的黏着层712堆叠于这些第一芯片702上，通过这一步骤的对准可同时形成若干个芯片堆叠，再移除第三胶框718，其中每一第二芯片720仅与一个第一芯片702堆叠，如图7h所示。
接着，请参照图7i，从第二晶圆芯片背面716进行薄化，以形成若干个等距离排列且各自完整切割独立的第二芯片720于第一芯片702上，由于利用每一第二芯片720仅与一个第一芯片702堆叠的技巧，因此堆叠的芯片在薄化后即同时完成若干个各自独立的芯片堆叠结构，其中该薄化方式不能仅限于化学机械研磨或一般机械研磨。接着，请参照图7j，利用将第四胶框722固定在这些第二芯片720的芯片背面，以使第一芯片702的芯片主动表面707朝上成为上表面，接着利用捡取及放置的机械手臂装配(pick and place)以将独立的芯片堆叠结构取出，如图7k所示。
第二实施例请参照图8a，提供一具有芯片阵列(未图示)的第一晶圆800，其中芯片阵列是由若干个尚未分离的第一芯片组成。
请参照图8b，从晶圆800的芯片背面803薄化晶圆800，并将第一晶圆800的芯片背面803黏着固定于具有胶带804的第一胶框806(film frame)上，以利于后续固定单独分离的芯片，其中该薄化方式不能仅限于化学机械研磨或一般机械研磨。
请参照图8c，由切割第一芯片802的芯片主动表面807上，定义出相互等距排列的第一芯片802，其中该切割的深度小于晶圆800厚度，并利用第二胶框808将第一晶圆翻面使芯片背面803朝上，并移除第一胶框806，以形成若干个等距离排列且各自完整切割独立的第一芯片802于第二胶框808上。而关于后续第二晶圆堆叠以同时完成若干个各自独立的芯片堆叠结构的步骤，则可直接参照上述第一实施例的相关步骤。
第三实施例请参照图9a，提供一芯片阵列，其包含若干个独立的第一芯片902于一胶框906上，第一芯片902是由第一晶圆切割而成，其中该制作步骤可直接参照上述第二实施例的相关步骤。
请参照图9b，提供一薄化的第二晶圆910，其中具有若干个等距离排列的芯片(未图示)，并在第二晶圆910的芯片主动表面914上形成一黏着层912。其中黏着层912是全面性地形成于第二晶圆910上或选择性地形成于与第一芯片902重叠的部份第二晶圆910上，其材料可以是环氧树脂、热塑料或B-stage胶，以糊形成或预先形成薄膜，其可使用自动糊分配装备沉积一糊材料，或假如黏着层912材料是一预先形成的材料，则可直接贴附于晶圆的芯片背面上。
请参照图9c，将薄化的第二晶圆910的芯片背面916固定于第二胶框908上，预切黏着层912以及第二晶圆芯片主动表面914上的若干个芯片920至一深度，其中该切割的深度小于该晶圆厚度。
请参照图9d，进行一对准步骤使这些第二晶圆的芯片920与这些第一芯片902错位排列，以至少露出部分的第二芯片的芯片主动表面，并透过一层压(laminating)步骤使这些第二晶圆的芯片920经由其上的黏着层912堆叠于这些第一芯片902上，如图9e所示。
利用第一、第二胶框906、908将堆叠的芯片翻面以使第一、第二芯片902、920的芯片主动表面朝上，再接着移除第一胶框906，以形成若干个等距离排列且各自完整切割独立的第二芯片920于第一芯片902上，并同时完成若干个各自独立的芯片堆叠结构，其中每一第二芯片920仅与一个第一芯片902堆叠。接着，请参照图9f，利用捡取及放置的机械手臂装配(pick and place)以将独立的芯片堆叠结构取出。
第四实施例请参照图10a，提供一具有芯片阵列(未图示)的第一晶圆100，其中该芯片阵列是由若干个尚未分离的第一芯片102组成，将第一晶圆100的芯片背面103黏着固定在具有胶带104的第一胶框106(film frame)上。从晶圆100的芯片主动表面107上将这些芯片102预切至一深度，以定义出相互等距排列的第一芯片102，其中切割的深度小于该晶圆100厚度。
请参照图10b，提供第二晶圆110，其中具有若干个尚未分离的等距离排列芯片(未图示)，并在第二晶圆110的芯片主动表面114上形成一黏着层112。其中黏着层112是全面性地形成于第二晶圆110上或选择性地形成于与第一芯片102重叠的部份第二晶圆110上，其材料可以是环氧树脂、热塑料或B-stage胶，以糊形成或预先形成薄膜，其可使用自动糊分配装备沉积一糊材料，或假如黏着层112材料是一预先形成的材料，则可直接贴附于晶圆的芯片背面上。
请参照图10c，将上述具有芯片阵列(未图示)的第二晶圆110的芯片背面116黏着固定于具有胶带的第二胶框108(film frame)上。从晶圆的芯片主动表面114预切这些芯片120至一深度，以定义出相互等距排列的第二芯片120，其中切割的深度小于晶圆110厚度。
请参照图10d，进行一对准步骤使这些预切的第二晶圆的芯片120与这些预切的第一芯片102错位排列，以至少露出部分的第二芯片的芯片主动表面，并透过一层压(laminating)步骤使这些第二晶圆的芯片120经由其上的黏着层112堆叠于这些第一芯片102上，接着利用第一、第二胶框106、108将堆叠的芯片翻面以使第一、第二芯片102、120的芯片主动表面朝上，如图10e所示。
请参照图10f，移除第一胶框106并从第一晶圆100的芯片背面103薄化晶圆100至一厚度，以形成若干个等距离排列且各自完整切割独立的第一芯片102。接着，请参照图10g，在第一芯片的芯片背面107上黏着固定一第三胶框118并翻面使第二晶圆的芯片背面116朝上，再从晶圆的芯片背面116进行薄化，以形成若干个等距离排列且各自完整切割独立的第二芯片120，其中该薄化方式不可仅限于化学机械研磨或一般机械研磨。
请参照图10h，在第二芯片的芯片背面116上形成一第四胶框122，接着将堆叠的芯片翻面以使第一、第二芯片102、120的芯片主动表面朝上，再接着移除第三胶框118，以形成若干个等距离排列且各自完整切割独立的第二芯片120于第一芯片102上，并同时完成若干个各自独立的芯片堆叠结构，其中每一第二芯片120仅与一个第一芯片102堆叠。接着，请参照图10i，利用捡取及放置的机械手臂装配(pick and place)以将独立的芯片堆叠结构取出。
其中，本发明可广泛的用于第二芯片大于、小于或等于第一芯片的各种尺寸，当第二芯片大于第一芯片的尺寸时，第二芯片可完全覆盖第一芯片的芯片主动表面或错位堆叠以不完全覆盖第一芯片的芯片主动表面，来达成至少部分的第二芯片主动表面露出以进行焊线150接合(如图11a所示)的目的。当第二芯片小于或等于第一芯片的尺寸时，第二芯片则需错位堆叠以不完全覆盖第一芯片的芯片主动表面，来达成至少部分的第二芯片的芯片主动表面露出的目的。本发明的独立芯片堆叠结构130的芯片堆叠方式，包括单侧错位堆叠(如图11b所示)或芯片的两侧错位堆叠(如图11c所示)。
此外，请参照图12a，本发明更包括将上述四个实施例所形成的独立芯片堆叠结构130取出，并黏置于一承载板132上，其中该承载板132可为基板或导线架，而该黏置方式是利用一胶层133，例如环氧化合物、热塑性材料、胶带。此外，第一、第二芯片的主动表面上各有一排芯片焊垫134，其中该芯片焊垫134沿着芯片主动表面的一侧配置(如图11b、11c所示)，而该承载板132上也具有若干个连接焊垫136，该连接焊垫136的位置是对应于第一、第二芯片焊垫134的位置。请参照图12b，进行打线程序，形成若干条导线138以连接该独立芯片堆叠结构的芯片焊垫134以及该承载板132的连接焊垫136上。请参照图12c，进行封胶，以一封胶体140包覆该堆叠的芯片130及这些导线138，其中该封胶体140可为一塑料。接着，请参照图12d，植入若干个焊球142至该承载板132的另一表面上，以利于芯片散热，并完成晶圆级堆叠多芯片的封装。在此，若承载板132为导线架，则不需此植入焊球142步骤。
权利要求
1.一种晶圆级堆叠多芯片的封装方法，其特征在于该封装方法包括下列步骤提供一芯片阵列，其包含若干个独立的第一芯片，该第一芯片是由第一晶圆切割而成；提供第二晶圆，其包含若干个尚未分离的第二芯片，且其芯片主动表面上具有一黏着层；从该第二晶圆的芯片主动表面将这些第二芯片预切至一深度；以该第二晶圆的芯片主动表面朝这些第一芯片的芯片背面堆叠，使每一第二芯片仅与一个第一芯片堆叠；以及从该第二晶圆的芯片背面进行薄化，以同时形成若干个单独分离的第二芯片堆叠在单独分离的第一芯片上。
2.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于在形成若干个单独分离的第二芯片堆叠于单独分离的第一芯片上之后，其还包括有下列步骤取出该堆叠的芯片黏置于一承载板上；在该堆叠的芯片及该承载板之间以若干条导线连接；以一封胶体包覆该堆叠的芯片及这些导线；以及植入若干个焊球至该承载板另一表面。
3.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于该第一芯片是设在一胶框(film frame)上，且芯片主动表面朝向该胶框。
4.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于该堆叠步骤是将预切的该第二晶圆的芯片背面固定于一胶框，并利用该胶框直接将该预切的第二芯片与第一芯片堆叠。
5.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于在堆叠后至少露出部分的该第二芯片的芯片主动表面。
6.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于该堆叠是利用第二芯片上的黏着层与第一芯片的背面进行一层压步骤(laminating)以黏着堆叠。
7.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于该黏着层是一胶材，该胶材可以采用环氧树脂、热塑料及B-stage胶的其中一种。
8.如权利要求5所述的晶圆级堆叠多芯片的封装方法，其特征在于该堆叠包括芯片的单侧错位堆叠或芯片的两侧错位堆叠。
9.如权利要求5所述的晶圆级堆叠多芯片的封装方法，其特征在于形成该若干个独立的第一芯片的方法包括有将该第一晶圆的芯片背面设在第一胶框上；从该第一晶圆的芯片主动表面将这些第一芯片预切至一深度；将该预切芯片的芯片主动表面设在第二胶框上，以利于后续固定该单独分离的芯片；以及从该晶圆的芯片背面进行薄化，以形成若干个单独分离的第一芯片于该第二胶框上。
10.如权利要求1所述的晶圆级堆叠多芯片的封装方法，其特征在于形成该若干个独立的第一芯片的方法包括有从该第一晶圆的芯片背面进行薄化；将薄化的该第一晶圆的芯片背面设在第一胶框上，以利于后续固定该单独分离的芯片；以及从该第一晶圆的芯片主动表面切割这些芯片，以在该第一胶框上形成若干个单独分离的第一芯片。
全文摘要
本发明公开一种晶圆级堆叠多芯片的封装方法，包括下列步骤提供一芯片阵列，其包含若干个独立的第一芯片，该第一芯片是由第一晶圆切割而成；提供第二晶圆，其包含若干个尚未分离的第二芯片，且第二芯片的主动表面上具有一黏着层；从该第二晶圆的芯片主动表面上将这些第二芯片预切至一深度；以该第二晶圆的芯片主动表面朝第一芯片的芯片背面堆叠，使每一个第二芯片仅与一个第一芯片堆叠；以及，从该第二晶圆的芯片背面进行薄化，以同时形成若干个单独分离的第二芯片堆叠在单独分离第一芯片上。
文档编号H01L21/02GK1925121SQ20051009880
公开日2007年3月7日 申请日期2005年8月31日 优先权日2005年8月31日
发明者陶恕 申请人:日月光半导体制造股份有限公司