磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法

专利名称：磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法
技术领域：
本发明是有关于含有磁通道接面(magnetic tunneljunction，MTJ)存储单元的磁阻性随机存取存储器(magnetoresistive random access memory，MRAM)，特别是关于可降低漏电流的MRAM阵列以及多个的磁通道接面单元的读取写入电路。
背景技术：
磁通道接面的存储装置包括三个基本叠层自由铁磁性层(free ferromagnetic layer)、绝缘性通道障壁(insulatingtunneling barrier)、固定铁磁性层(pinned ferromagneticlayer)。自由铁磁性层的磁矩于外加磁场中可自由旋转。固定铁磁性层可包括一铁磁性层以及将该铁磁性层的磁矩固定的反铁磁性层。因此该固定铁磁性层的磁矩的方向是固定的。介于固定铁磁性层与自由铁磁性层间的通道障壁是由非常薄的绝缘层所形成。
磁通道接面存储元件的电性质可由电阻表示。电阻值的大小由自由铁磁性层与固定铁磁性层的磁矩方向决定。当磁矩为相反方向时，磁通道接面存储元件的电阻值为最高，而当磁矩为相同方向时，磁通道接面存储元件的电阻值为最低。亦即，磁通道接面存储元件凭借自由铁磁性层与固定铁磁性层的相对方向可储存一位的信息。换句话说，于任何时间下磁通道接面存储元件的相对磁矩方向仅有两种稳定状态。该两种稳定磁矩方向称为“平行”与“非平行”状态，可分别表示逻辑“0”与逻辑“1”的值。
为了写入该磁通道接面存储元件或改变该元件的状态，可施加一外部磁场，其强度足够转变自由铁磁性层的磁矩方向。为了侦测磁通道接面存储元件的状态，可施加一读取电流于其上。由于磁阻会依据磁通道接面存储元件的状态而变动，可借着于该存储元件两端施加电压以侦测磁通道接面存储元件的逻辑状态。MRAM阵列包含了多个的磁通道接面存储元件，而通常借着施加感测电流于选定的磁通道接面元件上，以读取整个MRAM阵列的二元逻辑数据。于读取电流的通路上会设置开关元件以防止电流流散。此外亦可运用开关元件以防止写入干扰。
诸如晶体管或二极管的开关元件经常用来阻挡MRAM电路中的漏电流，该等漏电流通常在对于磁通道接面元件进行读取时发生。此外，该等开关元件亦用于进行写入动作时防止写入干扰。举例来说，部分无干扰编程电路的设计在每一磁性通道结元件或存储单元上运用两个晶体管。然而，由于该等开关元件于磁通道接面单元中占据大量面积，此种型态的电路设计将降低元件密度(cell density)。另外尚有于每一存储单元中运用单一晶体管或二极管以控制读取电流并防止漏电流的设计，但此等设计的MRAM元件密度亦不足以符合今日的市场需求。
于美国第6,606,263号专利中，Tang揭示MRAM阵列的无干扰编程电路。图1显示Tang所揭露的2T1R的MRAM单元100的结构。为了将数据写入存储单元14A，选择开关元件10A与10B，编程线15A上的写入电流IW将产生磁场，以改变存储元件14A的自由铁磁性层的磁矩方向。当选择开关元件10C时，读取电流Ir流经位线12、存储元件14B、编程线15B、以及开关元件10C。因此可借位线12上的电压而得知储存于存储元件14B的数据。虽然图1的存储单元结构有效地消除写入干扰，但图1中的MRAM的元件密度很低。
于美国第5,640,343号专利中，Gallagher揭示一运用磁通道接面元件作为存储单元的MRAM阵列。图2显示Gallagher的电路200，其在每存储单元中运用一开关元件以控制感测电流并阻挡漏电流。借着施加电流IB通过位线22A、以及施加电流IW通过字线24A，可写入选定的存储单元20A。另外，单独由电流IB或IW所产生的磁场小于改变存储单元状态所需的磁场，因此只有电流IB或IW所通过的存储单元20B(在此称之为半选取存储单元)不会被写入。然而结合了电流IB或IW所产生的磁场，其强度已足以改变选取的存储单元20A的存储状态。
于读取动作中，借着降低字线24A上的电压、并提升位线22A上的电压，可于选定的存储单元20A上产生一顺向偏压。此外，未受选取的位线24B与字线22B仍然保持在待命电压，因此半选取存储单元的字线与位线之间的压降为0，因此不会导通。借着侦测受选取的存储单元20A的电阻值，可获取储存于该存储单元中的数据。根据自选取的位线经由该受选取存储单元流至选取的字线的感测电流大小，可以得到选取的存储单元的电阻值。
于美国第6,317,375号专利中，Perner揭示了读取交叉点存储单元阵列的电阻的方法与装置，其中使用两阶段读取方法并以特定电压配置以降低漏电流。图3为交叉点阵列300，其中包括多个的磁通道接面存储单元31。交叉点阵列300包括n行线32(称为字线)与m列线33(称为位线)，其中位线33与字线32垂直并两者相交叉。磁通道接面存储元件31位于字线32与位线33的交叉点。存储单元31为于字线32与位线33间串联的磁通道接面元件。
图4A与图4B为流经图3中交叉点阵列的等效电阻的感测电流与漏电流的路径。图4A显示存储单元阵列的等效电阻。选取的存储单元以电阻42A表示，未受选取的存储单元以电阻42B、42C与42D表示。电阻42B表示沿着选取的位线的未选取存储单元，电阻42C表示沿着选取的字线的未选取存储单元，而电阻42D表示其余的未选取存储单元。举例来说，若所有存储单元31的标称电阻值约为R而阵列包含n行与m列，则电阻42B的大小约为R/(n-1)，电阻42C的大小约为R/(m-1)，而电阻42D的大小约为R/[(n-1)(m-1)]。
借由施加电压Vs至交错处的位线，并将交错处的字线接地，可选取电阻42A。如此则感测电流Is流过电阻42A。然而电阻42B、42C与42D亦耦接于电压Vs与地电压之间。为了于读取动作时减轻漏电流效应，可将工作电压Vb＝Vs施加于未受选择的位线。若Vb＝Vs，漏电流便不会流经电阻42B与42D，而有一漏电流S3经电阻42C流入地电压，因此不会干扰感测电流Is。
此外，亦可借着施加工作电压Vb＝Vs于未选择的字线上，以减轻漏电流效应，如图4B所示。此时漏电流便不会流过电阻42B。流经电阻42C与42D的漏电流S3与S4不会流入地电压，因此不会干扰感测电流Is。因此施加电压于矩阵中未选取的字线与位线可减轻或消除感测电流的误差。因此可获得可靠的感测电流与选取的存储单元的电阻值。由于每一存储单元中皆未包含晶体管，Perner所揭露的电路提供了高元件密度的MRAM。然而Perner所揭示的读取方法需要销耗大量电源，其电路亦非常复杂，因为于进行读取程序时必须于未选取的字线与位线上施加额外的偏压。
于美国第6,421,271号专利中，Gogl揭示一MRAM 500，绘于图5，其包括位线50、以及字线51A、51B，其中字线51A、51B与该位线50的方向约呈垂直并相距一段距离。磁通道接面存储元件51-54位于位线50与字线51A之间，而磁通道接面存储元件55-58位于位线50与字线51B之间。存储单元51-54未连接至位线50的另一端点连接至晶体管Tr1的源极或漏极，而存储单元55-58未连接至位线50的另一端点连接至晶体管Tr2的源极或漏极。晶体管Tr1的栅极连接至字线51A，而晶体管Tr2的栅极连接至字线51B。晶体管Tr1与Tr2的另一源及或漏极则接地。
于进行读取动作时，会施加约1V至2V的预定电压至位线50之上。除了所选取的特定字线之外，所有字线上的晶体管皆因此关闭。假设字线51A导通，则晶体管Tr1导通。此时若磁通道接面存储元件52位于低电阻状态(两铁磁性层的磁矩方向平行)，而磁通道接面存储元件51、53、54位于高电阻状态(两铁磁性层的磁矩方向不平行)，则可于字线51A上获得一信号，该信号不同于所有存储单元皆处于高电阻状态时的信号。为了确定存储单元51-54中何者处于低电阻状态，便运用自我参照的感测方法(self referencesensing scheme)。然而该读取方法被称为“破坏性读取”(destructive read)，于其执行完毕后尚需进行数据回复程序。于破坏性读取之后必须再度将原先数据写入受读取的存储单元中，此等程序必须消耗额外的时间与电源。

发明内容
此处揭示MRAM阵列以及所运用的非破坏性读取与写入磁通道接面存储元件的方法。该读取存储单元的非破坏性方法包括对于对应于该存储单元的受选取读取线进行取样以获得第一信号，施加暂时性磁场至该存储单元，对于受选取的读取线进行取样以获得第二信号，比较第一与第二信号以辨别该存储单元的逻辑状态。接着可基于所侦测到的该磁通道接面元件的电阻值变化，辨别于施加磁场前后储存于磁通道接面元件的数据。
读取磁性存储单元的方法包括提供一磁通道存储元件，该磁通道存储元件包括自由铁磁性层、固定铁磁性层、以及介于自由铁磁性层与固定铁磁性层之间的绝缘通道障壁。于此实施型态中，自由铁磁性层的磁矩可自由变动，固定铁磁性层的磁矩固定不变。于是，该磁通道接面存储元件的电阻可为第一稳定电阻或第二稳定电阻，而当有一强度超过低限磁场的外部磁场施加到磁通道接面存储元件时，磁通道接面存储元件的电阻便会转变。该方法亦包括运用一自我参照侦测计画，以比较于摆动磁场施加前后两信号(可为电压或电流)的差异，其中该摆动磁场可将自由铁磁性层的磁矩旋转一不超过90度的角度。于比较该第一信号与第二信号之后，可以辨别储存于磁穿穗接面存储元件中的数据。
此外，MRAM阵列电路包括用以于读取数据程序中提供选取信号的数据线，以及用以于数据读取程序中施加电压的位线。此外，该阵列亦包括开关元件，该开关元件的栅极耦接至数据线，耦接至位线的第一端点，以及第二端点，其中当接收到选取信号时该开关元件会被导通。该阵列亦包括耦接介于第二端点与字线之间的多个的磁通道接面存储元件，其中每一磁通道接面存储元件包括自由铁磁性层、固定铁磁性层、以及介于自由铁磁性层与固定铁磁性层之间的绝缘通道障壁，其中自由铁磁性层的磁矩可自由变动，固定铁磁性层的磁矩固定不变，而该磁通道接面存储元件的电阻可为第一稳定电阻或第二稳定电阻。
该阵列更包括多个的编程线个别对应于每一磁通道接面存储元件，用以提供第二写入磁场与摆动磁场，其中该第一写入磁场与该第二写入磁场的合并磁场超过低限磁场，该低限磁场为转换该磁通道接面存储元件的电阻所需，其中对应于该磁通道接面存储元件的编程线于数据写入程序中产生第二写入磁场。该编程线提供小于低限磁场的摆动磁场以改变磁通道接面存储元件的自由铁磁性层的磁矩，而对应于该磁通道接面存储元件的于数据读取程序中提供足够的摆动磁场。更包括一感测电路以于未施加摆动磁场前侦测经过该磁通道接面存储元件的第一信号，并于施加摆动磁场后侦测经过该磁通道接面存储元件的第二信号，并借比较第一信号与第二信号辨别储存于该磁通道接面存储元件中的数据，其中该磁通道接面元件对应于提供该摆动磁场的编程线。
MRAM阵列电路包括数据线，用以提供第一写入磁场的字线，跨越字线的位线。此外尚包括一开关元件其栅极耦接至数据线，第一端点耦接至字线，以及第二端点，其中该开关于接收到选取信号时导通。多个的磁通道接面存储元件耦接介于该第二端点与该位线之间，每一磁通道接面存储元件包括自由铁磁性层、固定铁磁性层、以及介于自由铁磁性层与固定铁磁性层之间的绝缘通道障壁，其中自由铁磁性层的磁矩可自由变动，固定铁磁性层的磁矩固定不变，而该磁通道接面存储元件的电阻可为第一稳定电阻或第二稳定电阻。该阵列电路更包括多个的编程线个别对应于每一磁通道接面存储元件，用以提供第二写入磁场，其中该第一写入磁场与该第二写入磁场的合并磁场超过低限磁场，并将该磁通道接面存储元件的电阻值转变，其中对应于该磁通道接面存储元件的编程线于数据写入程序中产生第二写入磁场。
本发明是这样实现的本发明提供一种磁性存储单元的阵列，每个该等磁性存储单元包括由自由铁磁性层、固定铁磁性层、以及位于前二者间的绝缘通道障壁组成的堆叠，其中一写入信号与一磁场于受选取磁性存储单元处产生的合并磁场强度超过可改变该受选取磁性存储单元的电阻值的低限磁场强度，该磁性存储单元的阵列包括多个的磁性存储单元，相耦接在一起；多个的第一导线，分别对应于每一该等多个的磁性存储单元，用以于读取动作时于邻近于受选取磁性存储单元处施加一调整信号，该调整信号产生一磁场，该磁场的强度足以改变该受选取磁性存储单元的磁矩；第二导线，垂直于每一该等多个的第一导线，用以施加第一读取信号至该等多个的磁性存储单元，以及于该调整信号施加至邻近于该受选取存储单元处时，用以施加第二读取信号至该等多个的磁性存储单元；以及感测电路，耦接至该第二导线，用以比较该第一读取信号与该第二读取信号，以便辨别该受选取存储单元的逻辑状态。
本发明所述的磁性存储单元的阵列，更包括开关元件，耦接至该等多个的磁性存储单元。
本发明所述的磁性存储单元的阵列，该晶体管用以读取及写入该受选取磁性存储单元的逻辑状态。
本发明所述的磁性存储单元的阵列，更包括两个开关元件，分别耦接至该等多个的磁性存储单元的两端，该等多个的磁性存储单元并联介于该等开关元件之间。
本发明所述的磁性存储单元的阵列，该晶体管用以读取或写入每一该等受选取的磁性存储单元的逻辑状态，其中该等晶体管的栅极耦接至一用以施加选取信号至该等晶体管的数据线，该等晶体管的第一源/漏极耦接至与其对应的第三导线，该等晶体管的第二源/漏极耦接至该等多个的磁性存储单元的第一端点，而该等多个的磁性存储单元的第二端点耦接至该第二导线。
本发明还提供一种辨别阵列中受选取的磁性存储单元的逻辑状态的方法，所述辨别阵列中受选取的磁性存储单元的逻辑状态的方法包括施加第一信号至耦接在一起的该等磁性存储单元；侦测该第一信号；施加调整信号至邻近于该等受选取的磁性存储单元处，该调整信号可产生一磁场，该磁场的强度足以改变该等受选取磁性存储单元的磁矩方向；于施加该调整信号时，施加第二信号至该等多个的存储单元；侦测该第二信号；以及比较该第二信号与该第一信号，以辨别每一该受选取磁性存储单元的逻辑状态。
本发明所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，该施加该第一信号的步骤更包括运用分别耦接至该等多个的磁性存储单元的两端的两个开关元件，该等多个的磁性存储单元并联耦接在一起。
本发明所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，该等磁性存储单元以并联方式耦接在一起，或经由下述方式耦接在一起，其中第一组该等多个的磁性存储单元串联在一起，而第二组该等多个的磁性存储单元串联在一起，之后再将该第一组与该第二组该等多个的磁性存储单元相并联。
本发明所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，施加该调整信号的步骤包括于接近该等受选定磁性存储单元处施加该调整信号，其中该调整信号的强度仅足以将该受选取磁性存储单元的磁矩方向暂时性地转变一锐角角度，而在移除该调整信号之后，该受选取磁性存储单元的磁矩回复至未施加该调整信号前的原本状态。
本发明所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，该等磁性存储单元为磁性随机存取存储器单元，包括拥有多个叠层的磁通道接面(magnetic tunneling junction，MTJ)堆叠，而该调整信号沿着该受选取磁性存储单元的难磁化轴施加一磁场。
本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。


图1为Tang的发明所揭露的2T1的磁通道接面元件的MRAM阵列的结构；图2为Gallagher的发明所揭露的MRAM电路；图3为Perner的发明所揭露的交叉点阵列，其中包含多个的磁通道接面存储单元；图4A与图4B为图3中流经Perner的电阻性交叉点阵列的感测与漏电电流通路；图5为Gogl的发明所揭露的MRAM组态；图6为本发明实施例的包含存储单元阵列的集成电路元件的功能区块图；图7为本发明实施例的运用于图6中存储单元阵列的存储单元的功能区块图；图8为本发明实施例的存储单元阵列的部分电路图；图9为图8中的存储单元阵列的部分截面图；图10为图8中的存储单元阵列的部分平面图；图11为本发明实施例的读取存储单元的方法的流程图；图12为图8中的存储单元阵列的另一实施型态；图13为图8中的存储单元阵列的另一实施例的部分电路图；图14为图8中的存储单元阵列的另一实施例的部分电路图；图15为图14中的存储单元阵列的另一实施例的部分电路图；图16为图14中的存储单元阵列的又另一实施例的部分电路图；图17为图16中的存储单元阵列的另一实施例的部分电路图；图18为图17中的存储单元阵列的另一实施例的部分电路图；图19为图17中的存储单元阵列的又另一实施例的部分电路图；图20为根据本发明实施例的配置单一开关元件的磁通道接面存储元件的存储阵列的电路图；图21为图20中的电路的部分截面图；图22为图20中的电路的部分平面图；图23为图20中的电路的另一部分平面图；图24为根据本发明另一实施例的配置单一开关元件的磁通道接面存储元件的存储阵列的电路图；
图25为根据本发明又另一实施例的配置单一开关元件的磁通道接面存储元件的存储阵列的电路图；图26为运用于图25中的磁通道接面存储元件的另一分组耦接的实施方式。
具体实施例方式
下述将提出许多实施例或范例以达成本发明于各式实施情形下的不同功能。为了简化本发明，下述将描述组件或配置的特定范例。这些范例仅用以举例说明，而并非对本发明的限定。此外，本发明将于各式范例中重复述及数字与字母；这是为了说明并简化范例，而该等数字与字母并非用来表示各式实施例或其组态之间的关系。另外下述会述及第一特征物形成于第二特征物之上的情形，这可包括第一特征物与第二特征物直接接触的实施情况，亦可包括有其他特征物生成并穿插于第一特征物与第二特征物之间，以致于第一特征物与第二特征物不直接接触的实施情况。
参考图6，此为根据本发明实施例的集成电路600的方块图。集成电路600包括存储单元阵列610，其经由接口630受阵列逻辑电路620所控制。阵列逻辑电路620可包括各式逻辑电路，例如行列译码器、感测放大器，而接口630可包括一至数条位线、栅极线(gate lines)、数字线(digit lines)、控制线(control lines)、字线、及其他连接存储单元阵列610与阵列逻辑电路620的通讯线路。虽然于此处此等通讯线路被称为位线或字线，而于本发明的不同应用层面中亦可能使用不同的通讯线路。该集成电路更包括诸如计数器、计时器、处理器的其他逻辑电路640、以及诸如缓冲器、驱动电路的输入/输出电路650。
参考图7，此为图6的存储单元阵列610所包含的多个的磁阻性随机存取存储(magnetic random access memory，MRAM)单元700。各MRAM单元700的结构不需要完全相同，但为了说明之故，此处将各MRAM单元的结构视为包括一至数个磁通道接面元件710以及一至数个开关元件720。磁通道接面元件710的各式实施型态将于下述作进一步的讨论，而开关元件的例子则包括金属氧化物半导体(MOS)晶体管、MOS二极管、及双极性晶体管。存储单元700可储存1、2、3、4或更多个位。此外，本发明可应用于不同阻值变化率(MR ratio)的单一或双重接面的磁通道接面元件，后者可包含4种磁阻变化值。不同的阻值变化率可增进感测至少4种磁阻变化值的能力，以及让单一元件中储存至少两位。
MRAM单元700包括3个端点，分别为第一端点730、第二端点740、第三端点750。举例来说，第一端点730可连接至一至数条位线，且于读取动作时输出电压至该等位线上。第二端点740被接至一至数条字线，该字线能启动存储单元700的读写动作。第三端点750类似于控制线，例如栅极线或数字线，且该端点能产生电流以提供磁场，以便改变该磁通道接面(MTJ)元件的状态。我们必须了解位线、字线、控制线及其他信号线的配置可随不同的电路设计而异，而此处仅为说明之用而提供一范例。
参考图8，此处所示为本发明实施例的存储单元阵列800的部分电路图。存储单元阵列800包括字线W1、W2，位线B1-B4，导线A1-A4与A1’-A4’，读取线R1、R2，开关元件110a-110h，磁通道接面堆叠120a-120d、125a-125d、130a-130d、135a-135d。每个磁通道接面堆叠120a-120d、125a-125d、130a-130d、135a-135d可为诸如存储单元(1，1)等存储单元。当然，存储单元阵列800尚可包括除了图8中所示以外的更多存储单元。
每一磁通道接面堆叠120a-120d、125a-125d、130a-130d、135a-135d可包括邻接于编程线的自由层、邻接于自由层的通道障壁层(tunne ling barrier layer)、邻接于通道障壁层的固定层、以及位于末端的字线。然而在其他实施型态中，自由层与固定层的位置可能会互换。每一磁通道接面堆叠120a-120d、125a-125d、130a-130d、135a-135d亦有一长轴(此处称之为易磁化轴，easy axis)与一短轴(此处称之为难磁化轴，hard axis)。
每一固定层可能包括铁磁性材质，其中的磁极与磁矩的方向固定。举例来说，于邻接或邻近固定层之处可包括一反铁磁性层或反铁磁性互换层(anti-ferromagnetic exchange layer)。于一实施型态中，固定层包括NiFe、NiFeCo、CoFe、Fe、Co、Ni、上列材质的合金或化合物、以及/或其他铁磁性材质。固定层亦可包括多个的叠层。举例来说，固定层可包括穿插于二至数层铁磁性层间的Ru制分隔层(spacer layer)。因此每一固定层可为或包括复合反铁磁性层(synthetic anti-ferromagnetic layer)。固定层可由化学气象沉积法(CVD)、等离子辅助化学气相沉积(PE CVD)、原子层沉积(atomic layer deposition，ALD)、物理气相沉积(PVD)、电化学沉积(electro-chemical deposition)、分子操作(molecular manipulation)、及/或其他制程所形成。
通道障壁可包括SiOx、SiNx、SiOxNy、AlOx、TaOx、TiOx、AlNx、以及/或其他非导体材质。于一实施型态中，通道障壁可经由CVD、PECVD、ALD、PVD、电化学沉积、分子操作、及/或其他制程所形成。自由层的材质与制程大致类似于固定层。举例来说，自由层可包括NiFe、NiFeCo、CoFe、Fe、Co、Ni、上述材质的合金或化合物、及/或其他铁磁性材质，而自由层亦可经由CVD、PECVD、ALD、PVD、电化学沉积、分子操作、及/或其他制程而形成。然而，自由层可能并不与反铁磁性材质相连，因此自由层的磁矩方向可以转变。举例来说，自由层的磁矩可指往超过一个以上的方向。于一实施型态中，自由层可包括多个的叠层，例如穿插于2至数个铁磁性层间的Ru制分隔层。因此自由层可为或包括复合反铁磁性层。
字线W1、W2，位线B1-B4，导线A1-A4与A1’-A4’，读取线R1、R2皆可为导电线路，包括导体主体(bulk conductor)以及批覆层(cladding layer)。导体主体可经由CVD、PECVD、ALD、PVD、电化学沉积、分子操作、及/或其他制程而形成，而其中可包括Cu、Al、Ag、Au、W、该等的合金/化合物、或其他材质。导体主体亦可包括由Ti、Ta、TiN、TaN、WN、SiC或其他材质组成的扩散阻障层(barrier layer)。批覆层的组成及制造方式大致可类似于自由层。举例来说，批覆层可包括NiFe、NiFeCo、CoFe、Fe、Co、Ni、其合金或化合物、或其他铁磁性材质，并可经由CVD、PECVD、ALD、PVD、电化学沉积、分子操作、及/或其他制程而形成。
当写入至存储单元时，受选取的位线与字线交错处的磁场强度已足够改变选定的存储单元的状态。举例来说，于对存储单元(1，1)进行写入动作的实施情况中，可选取字线W1，并施加写入电流Iw1于导线A1之上、施加写入电流Iw2于位线B1上，而其他线路则可接地。而欲对某一存储单元进行读取时，例如存储单元(1，1)，则需选取字线W1，并施加读取电压Vr于读取线R1之上。接着便可由读取线R1上取样读取电流Ir1。于读取动作进行时，读取电流Ir1于读取线R1上可保持一段时间。可于导线A1上激发一调整电流Iadj，并对于读取线R1的读取电流Ir2进行取样。可比较原始读取电流Ir1及经调整的读取电流Ir2，以确定存储单元(1，1)的逻辑状态。之后可消除调整电流Iadj。
参考图9，此处为图8中的存储单元阵列800的实施例的部分截面图。存储单元阵列800可包括基材105、以及形成于基材中的一至数个开关元件110a-110h。举例来说，图9中的存储单元阵列800的部分包括开关元件110a、110b，其中开关元件110a、110b为晶体管，其包括形成于基材105中的源极、漏极115，以及于基材之上的栅极117。虽然图9中未显示，栅极117如图8中可直接或间接耦接至字线W1。于部分实施型态中，可运用二极管取代开关元件110a-110h的晶体管。
基材105的材质可包括硅、砷化镓、氮化镓、张力硅晶、硅化锗、碳化硅、碳化物、钻石、及/或其他材质。于一实施型态中，基材105包括硅绝缘层(SOI，silicon-on-insulator)基材，例如蓝宝石硅(silicon on sapphire)基材、应变绝缘锗(silicongermanium on insulator)基材、或其他包括于绝缘层上外延的半导体层的基材。基材105亦可包括全空乏的硅绝缘层基材，其包含一厚度在5nm至约200nm的范围的作用层(active layer)。基材105亦可包括空气间隙(air gap)，例如形成于空气隙上覆硅(silicon onnothing，SON)结构中的空气间隙。
存储单元阵列800显示于图9中的部分亦包括位线B1、B2，导线A1-A4，以及读取线R1。图9亦较清楚地绘出如何运用写入线190以编程磁通道接面堆叠120a-124d，其过程中可能一并运用到导线A1-A4。存储单元阵列800亦可包括内连线140，用以将该等磁通道接面堆叠120a-120d并联后接至读取线R1；内连线150，用以将写入线190连接至开关元件110a、110b的源/漏极区域115；以及内连线160，用以将位线B1、B2连接至开关元件110a、110b的源/漏极区域115。
内连线140、150、160可伸展穿越一至数个介电层以连接至开关元件110a-110h，位线B1-B4，读取线R1、R2，导线A1-A4、A1’-A4’，字线W1、W2，写入线190，或其他存储单元阵列800中的特征物。举例来说，内连线150、160可将写入线190经由开关元件110a、110b连接至位线B1、B2，其中写入线190可邻接于磁通道堆叠120a-120d，以便让位线B1、B2间的电流可编程该等磁通道接面堆叠120a-120d。内连线140、150、160的材质可包括铜、钨、金、铝、纳米碳管晶体管(Carbon Nano-Tube，CNT)、碳簇(carbon fullerene)、耐火金属、或其他材质，而其可经由CVD、PECVD、ALD、PVD或其他制程而形成。介电层可包括二氧化硅、BLACK DIAMOND(Applies Material的产品)、或其他材质，并可经由CVD、PECVD、ALD、PVD、旋转式涂布(spin-on coating)、或其他制程所形成。
如同上述，于写入存储单元(1，1)的实施情况下，可选取字线W1以导通晶体管110a、110b，以便让施加于位线B1上的写入电流Iw2可流至写入线190上(于此动作中，位线B2可接地)。此时可施加写入电流Iw1至导线A1之上，因而写入线190与导线A1上的电流产生的磁场强度已足以编程存储单元(1，1)。由于导线A1-A4可与写入线190并用，以改变磁通道接面堆叠120a-120d的状态，此处的导线A1-A4亦可被称为写入线。写入线A1-A4与写入线190亦可被称为编程线。
参考图10，此处为图9中的存储单元阵列800的部分平面图。每一导线A1-A4大致可垂直于写入线190。每一磁通道接面堆叠120a-120d可有一大致平行于写入线190的难磁化轴，以及一大致平行于与其相对应的导线A1-A4的易磁化轴。磁通道接面堆叠120a-120d的排列方向可大致平行于难磁化轴，如图10中所示。磁通道接面堆叠的难磁化轴的方向垂直于固定层的磁矩。
参考图8至图10，存储单元阵列800可包括多个的堆叠组170。每一堆叠组170可包括N个并联的磁通道接面堆叠。举例来说，第9及图10中的堆叠组170包括4个磁通道接面堆叠120a-120d，此时N＝4。然而，N可为大于本发明所举例的实施型态的任意整数。当进行读取时，读取电流的值可反映所选取的堆叠组170中的并联电阻值。于是可消除任何漏电流(诸如传统形态的交叉点存储阵列中的漏电流)。于是，图8至图10中的存储单元阵列800的元件密度可与传统的交叉点存储单元阵列一样高，但却可避免交叉点存储单元阵列中的漏电流问题。
参考图11，此处所示为根据本发明实施例的读取存储器的非破坏性方法1100的流程图。方法1100包括步骤210，此时选取一至数条字线或位线以选定一存储单元。剩余的线路则可接地。于步骤220，侦测并保持一读取电流Ir1。于步骤230中，施加一调整电流至邻近于步骤230中所读取的存储单元的编程线或写入线上，因此于该存储单元的难磁化轴的方向产生一磁场。于步骤240中，于调整电流Iadj施加时，对电流Ir2进行侦测。接着于步骤250中比较电流Ir1与Ir2所侦测到的值，以辨别被读取的存储单元的状态。
图11中的向量205说明沿着受读取的存储单元的难磁化轴的磁场可调整自由层的磁矩方向。于步骤260中，若第二电流Ir2的值超过第一电流Ir1，则所读取的磁通道接面存储元件的自由铁磁性层的原本的磁矩方向为与固定铁磁性层的磁矩反方向。因而原来的自由层与固定层的磁矩方向不平行，因此所读取的磁通道接面位为不平行，如步骤270所示。若第一电流Ir1的值超过第二电流Ir2，则所读取的磁通道接面存储元件的自由铁磁性层的原本的磁矩方向为与固定铁磁性层的磁矩同方向。因而原来的自由层与固定层的磁矩方向相同，因此所读取的磁通道接面位为平行，如步骤275所示。于步骤280中，可以消除调整电流Iadj。于一实施型态中，调整电流Iadj可以将自由层的磁矩修正一锐角角度，例如45度，而不改变其状态。
图12显示图8的存储单元阵列800的另一样态，此处称之为存储单元阵列1200。图12的存储单元阵列1200大致相似于图8的存储单元阵列800。然而图8的堆叠组170已于图12重绘为简化的型式。每一堆叠组170包括N个磁通道接面堆叠120，该等磁通道接面堆叠120并联至其对应的读取线R1、R2。数字N可为大于1的整数。
位于堆叠组170中的每个磁通道接面堆叠120可串接于一写入线，例如图9与图10中的写入线190。举例来说，于堆叠组170中连接该等磁通道接面堆叠120的写入线190可能连接至每个磁通道接面堆叠120的固定层或自由层的邻近处。然而每个磁通道接面堆叠120可能仅是接近但与相对应的写入线A1-An、A1’-An’相隔绝，其中于每个堆叠组170中写入线A1-An的编号n与磁通道接面堆叠120的编号n相同。每个堆叠组170可视为三端点的元件，其中一端点连接至相对应的读取线R1、R2，而另一端点经由开关元件110连接至位线(例如B1或B3)，而另一端点经由另一开关元件110连接至另一位线(例如B2或B4)。开关元件110可为或包括一至数个晶体管、二极管、或元件。
图13为图8中的存储单元阵列800的另一实施例的部分电路图，此处以存储单元阵列1300表示。存储单元阵列1300大致类似于存储单元阵列800。举例来说，存储单元阵列1300包括位线B1、B2，字线W1、W2，导线A1-An，A1’-An’。然而存储单元阵列1300亦包括反向位线B1’、B2’及反向字线W1’、W2’。
存储阵列1300可包括堆叠组170，其中每一堆叠组的一端点经由开关元件连接至位线或反向位线、其另一端点经由另一开关元件连接至同一位线或反向位线、而另一端点连接至位线与反向位线配对中的另一条线路。举例来说，存储单元阵列1300中的存储单元1305可包括一堆叠组170，其一端点经由开关元件1310a连接至位线B1，其中开关元件1310a的栅极连接至字线W1。存储单元1305中的堆叠组170的另一端点可经由一开关元件1310b连接至位线B1，其中开关元件1310b的栅极可连接至反向字线W1’。存储单元1305中的堆叠组170的另一端点可连接至反向位线B1’。
于对存储单元1305进行写入动作的实施情况中，可选取反向字线W1’，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至位线B1上，其他线路则可接地。于读取存储单元1305的实施情况中，可选取字线W1，并施加读取电压Vr至位线B1上。其他线路则可接地。接着于位线B1上便可保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对位线B1上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1305的状态。然后消除调整电流Iadj。
图14显示图8中的存储单元阵列800的另一实施例的部分电路图，此处以存储单元阵列1400表示。存储单元阵列1400大致类似于存储单元阵列800。举例来说，存储单元阵列1400包括位线B1-B4，字线W1、W2，导线A1-An，A1’-An’。然而存储单元阵列1400亦包括反向位线B1’-B4’，反向字线W1’、W2’，以及导线A1”-An”。
存储单元阵列1400亦包含堆叠组170，其中每一堆叠组的一端点连接至位线或反向位线其中之一，其另一端点经由开关元件连接至位线或反向位线中的另一条，而另一端点经由另一开关元件连接至另外的位线或反向位线。举例来说，存储单元阵列1400中的存储单元1405可包括一堆叠组170，其一端点连接至反向位线B1’。存储单元1405中的堆叠组170的另一端点可经由一开关元件1410a连接至位线B1，其中开关元件1410a的栅极可连接至反向字线W1’。存储单元1405中的堆叠组170的另一端点可经由另一开关元件1410b连接至位线B2，其中开关元件1410b的栅极可连接至反向字线W1’。存储单元阵列1400中的另一存储单元1407可包括一堆叠组170，其一端点连接至反向位线B2’。存储单元1407中的堆叠组170的另一端点可经由一开关元件1410c连接至位线B2，其中开关元件1410c的栅极可连接至字线W1。存储单元1407中的堆叠组170的另一端点可经由另一开关元件1410d连接至位线B3，其中开关元件1410d的栅极可连接至字线W1。
于对存储单元1405进行写入动作的实施情况中，可选取反向字线W1’，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至位线B1上，其他线路则可接地。于读取存储单元1405的实施情况中，可选取反向字线W1’，并施加读取电压Vr至反向位线B1’上。其他线路则可接地。接着于反向位线B1’上便可保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对反向位线B1’上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1405的状态。然后消除调整电流Iadj。
图15显示图14中的存储单元阵列1400的另一实施例的部分电路图，此处以存储单元阵列1500表示。存储单元阵列1500大致类似于存储单元阵列1400。举例来说，存储单元阵列1400包括位线B1-B4、B1’-B4’，字线W1、W2、W1’、W2’，导线A1-An、A1’-An’、A1”-An”。
存储单元阵列1500亦包含堆叠组170，其中每一堆叠组的一端点经由开关元件连接至位线、反向位线其中之一，其另一端点连接至位线或反向位线中的另一条，而另一端点经由另一开关元件连接至另外的位线或反向位线。举例来说，存储单元阵列1500中的存储单元1505可包括一堆叠组170，其一端点经由开关元件1510a连接至反向位线B1’，其中开关元件1510a的栅极可连接至反向字线W1’。存储单元1505中的堆叠组170的另一端点可连接至位线B1。存储单元1505中的堆叠组170的另一端点可经由另一开关元件1510b连接至位线B2，其中开关元件1510b的栅极可连接至反向字线W1’。存储单元阵列1500中的另一存储单元1507可包括一堆叠组170，其一端点经由开关元件1510c连接至反向位线B2’，其中开关元件1510c的栅极可连接至字线W1。存储单元1507中的堆叠组170的另一端点可连接至位线B2。存储单元1507中的堆叠组170的另一端点可经由另一开关元件1510d连接至位线B3，其中开关元件1510d的栅极可连接至字线W1。
于对存储单元1505进行写入动作的实施情况中，可选取反向字线W1’，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至位线B1上，其他线路则可接地。于读取存储单元1505的实施情况中，可选取反向字线W1’，并施加读取电压Vr至反向位线B1’上。其他线路则可接地。接着于反向位线B1’上便可保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对反向位线B1’上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1505的状态。然后消除调整电流Iadj。
图16为图14中的存储单元阵列1400的另一实施例的部分电路图，此处称之为存储单元阵列1600。存储单元阵列1600大致相似于存储单元阵列1400。举例来说，存储单元阵列1600包括位线B1、B2，字线W1、W2、W1’、W2’，以及导线A1-An、A1’-An’。
存储单元阵列1600亦包含堆叠组170，其中每一堆叠组的一端点经由开关元件连接至位线，其另一端点连接至字线或反向字线中的一条，而另一端点经由另一开关元件连接至字线或反向字线中的另一条。然而，存储单元阵列1600中的数个开关元件可为二极管而非晶体管。举例来说，存储单元阵列1600中的存储单元1605可包括一堆叠组170，其一端点经由开关元件1610a连接至位线B1，其中开关元件1610a可为或包括二极管。存储单元1605中的堆叠组170的另一端点可连接至反向字线W1’。存储单元1605中的堆叠组170的另一端点可经由另一开关元件1610b连接至字线W1，其中开关元件1610b为晶体管，其栅极可连接至位线B1。
于对存储单元1605进行写入动作的实施情况中，可选取位线B1，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至字线W1上，其他线路则可接地。于读取存储单元1605的实施情况中，可将字线W1与W1’接地，并将所有其他字线上的电压增加至Vdd。接着施加一读取电压Vr于位线B1上，其他线路则接地。接着便可于位线B1上保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对位线B1上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1605的状态。然后消除调整电流Iadj。
图17为图16中的存储单元阵列1600的另一实施例的部分电路图，此处称之为存储单元阵列1700。存储单元阵列1700大致相似于存储单元阵列1600。举例来说，存储单元阵列1700包括位线B1、B2，字线W1、W2、W1’、W2’，以及导线A1-An、A1’-An’。存储单元阵列1700亦包含堆叠组170，其中每一堆叠组的一端点经由开关元件连接至字线或反向字线中的一条，其另一端点连接至位线或反向位线中的一条，而另一端点经由另一开关元件连接至位线或反向位线中的另一条。存储单元阵列1700中的数个开关元件可为二极管而非晶体管。
举例来说，存储单元阵列1700中的存储单元1705可包括一堆叠组170，其一端点经由开关元件1710c连接至字线W1，其中开关元件1710c可为或包括二极管。存储单元1705中的堆叠组170的另一端点可连接至位线B1。存储单元1705中的堆叠组170的另一端点可经由另一开关元件1710d连接至反向位线B1’，其中开关元件1710d为晶体管，其栅极可连接至反向字线W1’。
于对存储单元1705进行写入动作的实施情况中，可选取位线B1，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至字线W1上，其他线路则可接地。于读取存储单元1705的实施情况中，将所有的反向字线(例如W1’与W2’)接地，并将所有其他字线(例如W1与W2)上的电压增加至Vdd。接着施加一读取电压Vr于位线B1上，其他包括字线W1的线路则接地。接着便可于位线B1上保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对位线B1上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1705的状态。然后消除调整电流Iadj。
图18为图17中的存储单元阵列1700的另一实施例的部分电路图，此处称之为存储单元阵列1800。存储单元阵列1800大致类似于存储单元阵列1700。举例来说，存储单元阵列1800包括位线B1、B2，字线W1、W2，导线A1-An，A1’-An’。然而，存储单元阵列1800亦包括位线B3、B4，反向字线W1’-o、W1’-e、W2’-o、W2’-e、导线A1”-An”。因此存储单元阵列1800中的每条字线(例如W1)可以对应于两条反向字线(例如W1’-o、W1’-e)。举例来说，与字线W1相连的奇数号码的存储单元可以连接至反向字线W1’-o，而与字线W1相连的偶数号码的存储单元可以连接至反向字线W1’-e。然而，连接至一字线的该等存储单元不需均等地连接至相对应的不同反向位线，因此图18中所示的均等分布情形(各条反向位线均与50％的存储单元相连接)是不必要的。此外，每条字线尚可有超过两条的相对应的反向位线(例如W1’-1、W1’-2、W1’-3)。
存储单元阵列1800亦包括堆叠组170，其中每一堆叠组的一端点经由开关元件连接至字线或反向字线中的一条，其另一端点连接至位线，而另一端点经由另一开关元件连接至另一条位线。存储单元阵列1800中的数个开关元件可为二极管而非晶体管。
举例来说，存储单元阵列1800中的存储单元1805可包括一堆叠组170，其一端点经由开关元件1810a连接至字线W1，其中开关元件1810a可为或包括二极管。存储单元1805中的堆叠组170的另一端点可连接至位线B1，而其又另一端点可经由另一开关元件1810b连接至位线B2，其中开关元件1810b为晶体管，其栅极可连接至反向字线W1’-o。存储单元阵列1800中的另一存储单元1807可包括一堆叠组170，其一端点经由开关元件1810c连接至字线W1，其中开关元件1810c可为或包括二极管。存储单元1807中的堆叠组170的另一端点可连接至位线B2，而其又另一端点可经由另一开关元件1810d连接至位线B3，其中开关元件1810d为晶体管，其栅极可连接至反向字线W1’-e。
于对存储单元1805进行写入动作的实施情况中，可选取位线B1，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至字线W1上，其他线路则可接地。于读取存储单元1805的实施情况中，将所有的反向字线(例如W1’-o、W1’-e、W2’-o、W2’-e)接地，并将所有其他字线(例如W1与W2)上的电压增加至Vdd。接着施加一读取电压Vr于位线B1上，其他包括字线W1的线路则接地。接着便可于位线B1上保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对位线B1上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1805的状态。然后消除调整电流Iadj。
图19为图17中的存储单元阵列1700的另一实施例的部分电路图，此处称之为存储单元阵列1900。存储单元阵列1900大致类似于存储单元阵列1700。举例来说，存储单元阵列1900包括位线B1、B2，字线W1、W1’、W2、W2’，导线A1-An，A1’-An’。然而，存储单元阵列1900亦包括位线B3、B4，以及导线A1”-An”。
存储单元阵列1900亦包括堆叠组170，其中每一堆叠组的一端点经由开关元件连接至字线或反向字线中的一条，其另一端点连接至位线，而又另一端点经由另一开关元件连接至另一条位线。存储单元阵列1900中的数个开关元件可为二极管而非晶体管。该等开关元件中的部分可能相连接。
举例来说，存储单元阵列1900中的存储单元1905可包括一堆叠组170，其一端点经由开关元件1910a连接至字线W1’，其中开关元件1910a可为或包括二极管。存储单元1905中的堆叠组170的另一端点可连接至位线B1，而其又另一端点可经由另一开关元件1910b连接至位线B2，其中开关元件1910b为晶体管，其栅极连接至开关元件1910a的端点，其中该端点位于开关元件1910a与堆叠组170中的磁通道接面堆叠相连端点的另一端。存储单元阵列1900中的另一存储单元1907可包括一堆叠组170，其一端点经由开关元件1910c连接至字线W1，其中开关元件1910c可为或包括二极管。存储单元1907中的堆叠组170的另一端点可连接至位线B2，而其又另一端点可经由另一开关元件1910d连接至位线B3，其中开关元件1910d为晶体管，其栅极连接至开关元件1910c的端点，其中该端点位于开关元件1910c与堆叠组170中的磁通道接面堆叠相连端点的另一端。
于对存储单元1905进行写入动作的实施情况中，可选取反向字线W1’，并可于导线A1上施加一写入电流Iw1。接着可施加另一写入电流Iw2至位线B1上，其他线路则可接地。于读取存储单元1905的实施情况中，将位线B1与B2接地，并将所有其他位线上的电压增加至Vdd。接着施加一读取电压Vr于反向字线W1’上，其他字线与反向字线则接地。接着便可于反向字线W1’上保持一读取电流Ir1，并侦测其值。此外尚可于导线A1上激发一调整电流Iadj，然后对反向字线W1’上的调整后的读取电流Ir2进行侦测。接着比较读取电流Ir1与Ir2的值以辨别存储单元1905的状态。然后消除调整电流Iadj。
上述实施例提供各种型态的MRAM阵列，其包括多个的堆叠组以及多个的导线。每一堆叠组包括并联的N个磁通道接面堆叠，其中N为大于1的整数。每一磁通道接面堆叠包含一难磁化轴，该难磁化轴的方向大致与该N个磁通道接面堆叠的排列方向相平行。该等多个的导线皆与其所对应的或所有N个磁通道接面堆叠不相电耦接，而该等导线的延伸方向大致垂直于该等磁通道接面堆叠的难磁化轴。此等MRAM阵列的实施例可包括多个的堆叠组，其中该等堆叠组除了包括上述的磁通道接面堆叠以外，尚包括电耦接至该磁通道接面堆叠的两个开关元件。该两个开关元件中的一个或全部可为晶体管或二极管。然而，于下述实施例中所述的MRAM阵列对于多个的磁通道接面堆叠仅运用到一个开关元件。
图20为依据本发明实施例的磁通道接面存储元件的阵列2000的电路示意图。MRAM阵列2000包括数据线D1、D2，位线B1、B2，字线W1、W2。磁通道接面存储元件61A、61B、61C、61D并联于字线W1与节点63之间。每一磁通道接面存储元件包括自由铁磁性层2020、固定铁磁性层2040、以及介于自由铁磁性层2020与固定铁磁性层2040之间的绝缘通道障壁2030。自由铁磁性层2020的磁矩方向可自由变动，固定铁磁性层2040的磁矩方向固定，而绝缘通道障壁2030为极薄的绝缘层。
开关元件65的NMOS晶体管连接介于位线B1与节点63之间，该NMOS晶体管受数据线D1上的选取信号的控制。于图20的实施型态中，该4个磁通道接面元件61A至61D皆连接至节点63。除了一节点配置4个磁通道接面元件以外，亦可一节点配置2个或3个磁通道接面存储元件。编程线A1、A2、A3、A4分别位于相对应的磁通道接面存储元件61A、61B、61C、61D的附近。此外，感测电路2010于执行读取动作时对流经位线B1与B2上的电流进行侦测。
为了写入或改变磁通道接面存储元件61A的状态，必须施加一外部磁场，该磁场大小足以完全转换磁通道接面存储元件61A中的自由铁磁性层的稳态磁矩方向。图21显示图20中的电路2000的部分截面图。图22显示图20中的电路2000的部分平面图。于图21中的电路形成于基材70之上。为了将数据写入至磁通道接面存储元件61A，选取字线W1以及编程线A1。于是施加第一写入电流Iw1于选取的字线W1之上，并施加第二写入电流Iw2于选取的编程线A1之上。第一写入电流Iw1于所选取的字线W1附近产生第一写入磁场。第二写入电流Iw2于所选取的编程线A1附近产生第二写入磁场。结果由电流Iw1与Iw2产生的第一与第二写入磁场于磁通道接面存储元件61A处形成一合并磁场。此外，图21的MRAM阵列电路提供于基材70上形成MRAM层的范例。此方法可重复实施数次以形成多层结构的MRAM。举例来说，图21的2个电路阵列层可于基材70之上叠加。因此晶片的存储容量可增加为近二倍。
自由铁磁性层的稳定磁矩方向平行于易磁化轴并垂直于难磁化轴。于图22中，难磁化轴垂直于编程线A1的延伸方向。于另一实施型态中，难磁化轴与编程线A1延伸方向的夹角约为45度，如图23中的电路2000所示。第一及第二写入磁场的合并磁场，其强度已超过一低限磁场，该低限磁场足以转换被写入的磁通道接面存储元件中的自由铁磁性层的稳定磁矩方向。于是被选取的磁通道接面存储元件61A中储存了二元数字数据。
图20至图23中所示的MRAM阵列实施例的读取程序可参考图11中的过程。首先，于步骤210中选取对应于受读取的磁通道接面存储元件61A的位线B1，并施加读取电压Vread于其上。此时再选取对应于受读取的磁通道接面存储元件61A的数据线D1，而对应于受读取的磁通道接面存储元件61A的字线W1接地。于是开关元件65被导通，而第一读取电流Ir1流过位线B1、开关元件65、以及该等并联的磁通道接面存储元件，最后流至接地的字线W1。
接着，于步骤220，保持第一读取电流Ir1并借感测电路2010取样该读取电流Ir1。接着于步骤230中，于编程线A1上施加一调整电流Iadj以产生一“摆动”磁场(wiggle magnetic field，其方向为沿着磁通道接面元件的难磁化轴方向)，以便暂时改变对应于编程线A1的受读取磁通道接面存储元件61A的自由铁磁性层的磁矩方向。该摆动磁场小于低限磁场，因此磁通道接面存储元件61A的磁矩方向不会永久性改变。此外，该摆动磁场沿着难磁化轴有一非零分量，因而受读取的磁通道接面存储元件的铁磁性自由层的磁矩方向会暂时性地转变一介于0至90度的角度。接着施加第二读取电流Ir2，其流经位线B1、开关元件65、该等并联的磁通道接面存储元件，最后流至接地的字线W1。于步骤240中，于摆动磁场仍存在时，借感测电路2010保持并取样第二读取电流Ir2。必须注意的是，于所有此处揭示的实施例中，根据电路设计与应用方式，用以产生摆动磁场而施加的调整信号(电流或电压)可能可以永久性地改变受选取存储单元的磁矩方向，而非仅提供暂时性的改变。于此等实施型态中，存储单元的读取(及写入)可视为“破坏性”的(destructive)，而必须运用额外的步骤以将受读取的存储单元恢复至原先磁矩的状态。
感测电路2010之后于步骤250中对第一与第二读取电流Ir1、Ir2进行比较。于步骤260中，若发现第二读取电流Ir2超过第一读取电流Ir1，则受读取的磁通道接面存储元件的自由铁磁性层于被摆动电流转变前的磁矩方向为与固定铁磁性层的磁矩方向不相平行。于是，原本自由铁磁性层的磁矩方向是不平行于固定铁磁性层，因此所读取的磁通道接面存储元件的原本状态为不平行的，如步骤270所示。若于施加摆动电流Iadj时发现第一读取电流Ir1超过第二读取电流Ir2，则受读取的磁通道接面存储元件的自由铁磁性层于被摆动电流转变前的磁矩方向为与固定铁磁性层的磁矩方向相平行。于是，原本自由铁磁性层的磁矩方向是平行于固定铁磁性层，因此所读取的磁通道接面存储元件的原本状态为平行的，如步骤275所示。于此等实施例中在施加摆动磁场的情况下受读取的磁通道接面存储元件的电阻值(Rpresent)可以下式(1)表示Rpresent=RL+RH-RL2(1-cosθ)---(1)]]>其中RL为当自由铁磁性层与固定铁磁性层的磁矩方向相互平行时，磁通道接面存储元件的低电阻值；而RH为当自由铁磁性层与固定铁磁性层的磁矩方向不平行时，磁通道接面存储元件的高电阻值；而θ为由所施加的摆动磁场而产生的角度变化。
接着，于步骤280中，消除调整电流Iadj，于是去除了摆动磁场。由于摆动磁场小于转换磁通道接面存储元件的稳定电阻的低限磁场，自由铁磁性层的磁场方向回复至原先未施加摆动磁场的状态。于是在去除摆动磁场之后，受读取的磁通道接面存储元件的电阻值与施加摆动磁场之前的电阻值相同。因此，并不需要于读取程序之后另行将原先的数据写入受读取的存储单元中，因为此并非“破坏性”读取。
图24为依据本发明实施例的仅运用单一开关元件的磁通道接面存储元件的阵列2400的电路示意图。MRAM阵列2400包括数据线D1、D2，位线B1、B2，字线W1、W2。磁通道接面存储元件71A、71B、71C、71D并联于位线B1与节点73之间。每一磁通道接面存储元件包括自由铁磁性层2420、固定铁磁性层2440、以及介于自由铁磁性层2420与固定铁磁性层2440之间的绝缘通道障壁2430。自由铁磁性层2420的磁矩方向可自由变动，固定铁磁性层2440的磁矩方向固定，而绝缘通道障壁2430为极薄的绝缘层。
开关元件2450的NMOS晶体管连接介于字线W1与节点73之间，该NMOS晶体管受数据线D1上的选取信号的控制。于图24的实施型态中，该4个磁通道接面元件71A至71D皆连接至节点73。除了一节点配置4个磁通道接面元件以外，亦可一节点配置2个或3个磁通道接面存储元件。编程线A1、A2、A3、A4分别位于相对应的磁通道接面存储元件71A、71B、71C、71D的附近。此外，感测电路2410于执行读取动作时对流经位线B1与B2上的电流进行侦测。
为了将数据写入至磁通道接面存储元件71A，必须选取字线W1以及编程线A1。于是施加第一写入电流Iw1于选取的字线W1之上，并施加第二写入电流Iw2于选取的编程线A1之上。第一写入电流Iw1于所选取的字线W1附近产生第一写入磁场。第二写入电流Iw2于所选取的编程线A1附近产生第二写入磁场。结果由电流Iw1与Iw2产生的第一与第二写入磁场于磁通道接面存储元件71A处形成一合并磁场，该合并磁场的强度足以将磁通道接面存储元件71A中的自由铁磁性层的稳定磁矩方向完全转变。(参考图22)自由铁磁性层的稳定磁矩方向平行于易磁化轴并垂直于难磁化轴。于部分实施型态中，难磁化轴垂直于编程线A1的延伸方向。于其他实施型态中，难磁化轴与编程线A1延伸方向的夹角可为45度。第一及第二写入磁场的合并磁场，其强度已超过一低限磁场，该低限磁场强度足以转换被写入的磁通道接面存储元件中的自由铁磁性层的稳定磁矩方向。于是被选取的磁通道接面存储元件71A中储存了二元数字数据。
图24中所示的MRAM阵列实施例的读取程序仍旧遵循图11中所述的步骤。首先，选取对应于受读取的磁通道接面存储元件71A的位线B1，并施加读取电压Vread于其上，如步骤210所示。接着再选取对应于受读取的磁通道接面存储元件71A的数据线D1，而对应于受读取的磁通道接面存储元件71A的字线W1接地。于是开关元件2450被导通，而第一读取电流Ir1流过位线B1、该等并联的磁通道接面存储元件、以及开关元件2450，最后流至接地的字线W1。接着保持第一读取电流Ir1并借感测电路2410取样该读取电流Ir1，如步骤220所示。接着于编程线A1上施加一调整电流Iadj以产生一摆动磁场，以便暂时改变对应于编程线A1的受读取磁通道接面存储元件71A的自由铁磁性层的磁矩方向，如步骤230所示。此处的摆动磁场强度小于低限磁场的强度。此外，该摆动磁场沿着难磁化轴有一非零分量，因而受读取的磁通道接面存储元件的铁磁性自由层的磁矩方向会暂时性地转变一介于0至90度的角度。
接着施加第二读取电流Ir2，其流经位线B1、该等并联的磁通道接面存储元件、开关元件2450，最后流至接地的字线W1。接着，于摆动磁场仍存在时，借感测电路2410保持并取样第二读取电流Ir2，如步骤240所示。接着感测电路2410对第一与第二读取电流Ir1、Ir2进行比较，如步骤250所示。于步骤260中，若发现第二读取电流Ir2超过第一读取电流Ir1，则受读取的磁通道接面存储元件81A于被摆动电流转变前，原本的自由铁磁性层的磁矩方向为与固定铁磁性层的磁矩方向不相平行，如步骤270所示。若发现第一读取电流Ir1超过第二读取电流Ir2，则受读取的磁通道接面存储元件81A于被摆动电流转变前，原本的自由铁磁性层的磁矩方向为与固定铁磁性层的磁矩方向相平行，如步骤275所示。由于第二读取电流Ir2可反映节点73与字线W1之间的整体电阻值，而该整体电阻值已由于磁通道接面存储元件受摆动磁场的影响而改变，因此储存于受读取的磁通道接面存储元件的数据可借由比较第一读取电流Ir1与第二读取电流Ir2的值而获得。
接着去除摆动磁场，如步骤280所示。由于摆动磁场小于转换磁通道接面存储元件71A的稳定电阻的低限磁场，自由铁磁性层的磁场方向回复至原先未施加摆动磁场的状态。于是在去除摆动磁场之后，受读取的磁通道接面存储元件71A的电阻值与施加摆动磁场之前的电阻值相同。所以此时并不需要于读取程序之后另行将原先的数据写入受读取的存储单元中。
图25为依据本发明实施例的仅运用单一开关元件的磁通道接面存储元件的阵列2500的电路示意图。MRAM阵列2500包括数据线D1、D2，位线B1、B2，字线W1、W2。磁通道接面存储元件81A、81B并联于节点82与节点83之间，而磁通道接面存储元件81C、81D并联于节点82与位线B1之间。此处的并联的磁通道接面存储元件组成一磁通道接面存储元件组，而数个磁通道接面存储元件组以并联方式连接。举例来说，磁通道接面存储元件81A与81B组成第一磁通道接面存储元件组，而磁通道接面存储元件81C与81D组成第二磁通道接面存储元件组，该第一磁通道接面存储元件组与第二磁通道接面存储元件组相串联。
于另一实施型态中，磁通道接面存储元件81A与81B串联后形成第一磁通道接面存储元件组，而磁通道接面存储元件81C与81D串联后形成第二磁通道接面存储元件组，而第一磁通道接面存储元件组与第二磁通道接面存储元件组相并联，如图26的MRAM阵列2600所示。然而于此种不同的实施型态下，其他的信号线路的连接方式仍旧与图25中所示相同，例如数据线D1、位线B1、字线W1、编程线A1～A4。
于图25的实施型态中，磁通道接面存储元件81A与81B配置于节点83之下，而磁通道接面存储元件81C与81D配置于节点82之下。虽然本实施例中每一磁通道接面存储元件组仅包括二个磁通道接面存储元件，但每一磁通道接面存储元件组亦可包括二个以上的磁通道接面存储元件。每一磁通道接面存储元件包括自由铁磁性层2520、固定铁磁性层2540、以及介于自由铁磁性层2520与固定铁磁性层2540之间的绝缘通道障壁2530。自由铁磁性层2520的磁矩方向可自由变动，固定铁磁性层2540的磁矩方向固定，而绝缘通道障壁2530为极薄的绝缘层。开关元件2550的NMOS晶体管连接介于字线W1与节点83之间，该NMOS晶体管受数据线D1上的选取信号的控制。编程线A1、A2、A3、A4分别位于相对应的磁通道接面存储元件81A、81B、81C、81D的附近。此外，感测电路2510可对流经位线B1与B2上的电流进行侦测。
为了将数据写入至磁通道接面存储元件81A，必须选取字线W1以及编程线A1。于是施加第一写入电流Iw1于选取的字线W1之上，并施加第二写入电流Iw2于选取的编程线A1之上。第一写入电流Iw1于所选取的字线W1附近产生第一写入磁场。第二写入电流Iw2于所选取的编程线A1附近产生第二写入磁场。结果由电流Iw1与Iw2产生的第一与第二写入磁场于磁通道接面存储元件81A处形成一合并磁场，该合并磁场的强度足以将磁通道接面存储元件81A中的自由铁磁性层的稳定磁矩方向完全转变。
自由铁磁性层的稳定磁矩方向平行于易磁化轴并垂直于难磁化轴。于此实施型态中，难磁化轴垂直于编程线A1的延伸方向。于其他实施型态中，难磁化轴与编程线A1延伸方向的夹角可为45度。第一及第二写入磁场的合并磁场，其强度已超过一低限磁场，该低限磁场强度足以转换被写入的磁通道接面存储元件中的自由铁磁性层的稳定磁矩方向。因此被选取的磁通道接面存储元件81A中储存了二元数字数据。
图25中所示的MRAM阵列实施例的读取程序仍旧遵循图11中所述的步骤。首先，选取对应于受读取的磁通道接面存储元件81A的位线B1，并施加读取电压Vread于其上，如步骤210所示。接着再选取对应于受读取的磁通道接面存储元件81A的数据线D1，而将对应于受读取的磁通道接面存储元件81A的字线W1接地。于是开关元件2550被导通，而第一读取电流Ir1流过位线B1、该等并联的磁通道接面存储元件81A-81D、以及开关元件2550，最后流至接地的字线W1。接着保持第一读取电流Ir1并借感测电路2510取样该读取电流Ir1，如步骤220所示。接着于编程线A1上施加一调整电流Iadj以产生一摆动磁场，以便暂时改变对应于编程线A1的受读取磁通道接面存储元件81A的自由铁磁性层的磁矩方向，如步骤230所示。此处的摆动磁场强度小于低限磁场的强度。此外，该摆动磁场沿着难磁化轴有一非零分量，因而受读取的磁通道接面存储元件的铁磁性自由层的磁矩方向会暂时性地转变一介于0至90度的角度。
接着施加第二读取电流Ir2，其流经位线B1、磁通道接面存储元件81A-81D、开关元件2550，最后流至接地的字线W1。接着，于摆动磁场仍存在时，借感测电路2510保持并取样第二读取电流Ir2，如步骤240所示。接着感测电路2510对第一与第二读取电流Ir1、Ir2进行比较，如步骤250所示。于步骤260中，若发现第二读取电流Ir2超过第一读取电流Ir1，则受读取的磁通道接面存储元件81A于被摆动电流转变前，原本的自由铁磁性层的磁矩方向为与固定铁磁性层的磁矩方向不相平行，如步骤270所示。若发现第一读取电流Ir1超过第二读取电流Ir2，则受读取的磁通道接面存储元件81A于被摆动电流转变前，原本的自由铁磁性层的磁矩方向为与固定铁磁性层的磁矩方向相平行，如步骤275所示。由于第二读取电流Ir2可反映节点83与字线W1之间的整体电阻值，而该整体电阻值已由于磁通道接面存储元件受摆动磁场的影响而改变，因此储存于受读取的磁通道接面存储元件的数据可借由比较第一读取电流Ir1与第二读取电流Ir2的值而获得。
接着去除摆动磁场，如步骤280所示。由于摆动磁场小于转换磁通道接面存储元件81A的稳定电阻的低限磁场，自由铁磁性层的磁场方向回复至原先未施加摆动磁场的状态。于是在去除摆动磁场之后，受读取的磁通道接面存储元件81A的电阻值与施加摆动磁场之前的电阻值相同。所以此时并不需要于读取程序之后另行将原先的数据写入受读取的存储单元中。值得注意的是，于上述所有实施例中，皆运用一感测电路借着比较第一电流Ir1与第二电流Ir2的值，以获得目标磁通道接面存储元件中所储存的数据。然而亦可借着量测施加摆动磁场前后的目标磁通道接面存储元件上的电压，以获得其中所储存的数据。
本发明以实施例介绍了以非破坏性方式写入与读取存储单元的方法，包括(1)于选取的位线上取样并保持第一信号；(2)沿着各多个的磁通道接面存储单元的难磁化轴方向施加一摆动磁场，其中该磁场足以使受选取的自由铁磁性层的磁矩方向摆动一介于0至90度的锐角，但该磁场又不足以将该磁矩方向转变至另一稳定态；(3)于摆动该受选取的位的该自由铁磁性层时，再度对该同一位线上的第二信号进行取样；(4)比较第一与第二信号以辨别该受选取位的状态。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
此外，本文中的章节标题仅为符合专利法的规定并提示内文的结构。该等标题不应限制本发明的权利要求范围。举例来说，虽然标题为“发明的技术领域”，但权利要求不应受限于该标题段落中用以描述所谓的技术领域的辞句。此外，于“背景技术”标题下所描述的技术不应被论断为已被承认为本发明的习知技术。而“发明内容”亦不应被视为是对于权利要求所描述的本发明的描述。此外，本发明的叙述中以“一”来表达的，不得借此声称本发明仅包含单一数量的该物。依据多个的权利要求中的限制条件可提出多个的发明，而该等权利要求共同定义了本发明及其等值物，借此保护本发明的范围。于所有情况下，该等权利要求的范围应依据其本身的法律意义而决定，而非受说明书中标题的限制。
附图中符号的简单说明如下100Tang的2T1R的MRAM单元10A、10B、10C开关元件12位线14A、14B存储单元15A、15B编程线200Gallagher的电路20A、20B存储单元22A、22B位线24A、24B字线300Perner的交叉点存储单元阵列31磁通道接面存储单元32字线33位线42A、42B、42C、42D存储单元的电阻Is感测电流S3、S4漏电流500Gogl的MRAM50位线51A、51B字线51、52、53、54、55、56、57、58磁通道接面存储元件Tr1、Tr2晶体管
600集成电路610存储单元阵列620阵列逻辑电路630接口640其他逻辑电路650输入/输出电路700MRAM存储单元710磁通道接面元件720开关元件730、740、750端点800存储单元阵列(1，1)存储单元W1、W2字线B1-B4位线A1-A4、A1’-A4’导线R1、R2读取线110a-110h开关元件120a-120d、125a-125d、130a-130d、135a-135d磁通道接面堆叠105基材110a、110b晶体管115源极漏极117栅极140、150、160内连线190写入线170堆叠组1100读取存储器的非破坏性方法
1200、1300、1400、1500、1600、1700、1800、1900存储单元阵列110开关元件120磁通道接面堆叠170堆叠组R1、R2读取线A1-An、A1’-An’、A1”-An”写入线B1、B2、B3、B4位线B1’、B2’、B3’、B4’反向位线W1、W2字线W1’、W2’、W1’-o、W1’-e、W2’-o、W2’-e反向字线1305、1405、1407、1505、1507、1605、1705、1805、1807、1905、1907存储单元1310a、1310b、1410a-1410d、1510a-1510d开关元件1610a、1710c、1810a、1810c、1910a、1910c二极管1610b、1710d、1810b、1810d、1910b、1910d晶体管2000、2400、2500、2600MRAM阵列2010、2410、2510感测电路2020、2420、2520自由铁磁性层2030、2430、2530绝缘通道障壁2040、2440、2540固定铁磁性层D1、D2数据线B1、B2位线W1、W2字线61A、61B、61C、61D、71A、71B、71C、71D、81A、81B、81C、81D磁通道接面存储元件A1、A2、A3、A4编程线
63、73、82、83、84节点65、2450开关元件70基材Iw1第一写入电流Iw2第二写入电流Iadj调整电流Ir1第一读取电流Ir2第二读取电流
权利要求
1.一种磁性存储单元的阵列，其特征在于，每个该磁性存储单元包括由自由铁磁性层、固定铁磁性层、以及位于前二者间的绝缘通道障壁组成的堆叠，其中一写入信号与一磁场于受选取磁性存储单元处产生的合并磁场强度超过可改变该受选取磁性存储单元的电阻值的低限磁场强度，该磁性存储单元的阵列包括多个的磁性存储单元，相耦接在一起；多个的第一导线，分别对应于每一该多个的磁性存储单元，用以于读取动作时于邻近于受选取磁性存储单元处施加一调整信号，该调整信号产生一磁场，该磁场的强度足以改变该受选取磁性存储单元的磁矩；第二导线，垂直于每一该多个的第一导线，用以施加第一读取信号至该多个的磁性存储单元，以及于该调整信号施加至邻近于该受选取存储单元处时，用以施加第二读取信号至该多个的磁性存储单元；以及感测电路，耦接至该第二导线，用以比较该第一读取信号与该第二读取信号，以便辨别该受选取存储单元的逻辑状态。
2.根据权利要求1所述的磁性存储单元的阵列，其特征在于，更包括开关元件，耦接至该多个的磁性存储单元。
3.根据权利要求2所述的磁性存储单元的阵列，其特征在于，该晶体管用以读取及写入该受选取磁性存储单元的逻辑状态。
4.根据权利要求1所述的磁性存储单元的阵列，其特征在于，更包括两个开关元件，分别耦接至该多个的磁性存储单元的两端，该多个的磁性存储单元并联介于该开关元件之间。
5.根据权利要求4所述的磁性存储单元的阵列，其特征在于，该晶体管用以读取或写入每一该受选取的磁性存储单元的逻辑状态，其中该晶体管的栅极耦接至一用以施加选取信号至该晶体管的数据线，该晶体管的第一源/漏极耦接至与其对应的第三导线，该晶体管的第二源/漏极耦接至该多个的磁性存储单元的第一端点，而该多个的磁性存储单元的第二端点耦接至该第二导线。
6.一种辨别阵列中受选取的磁性存储单元的逻辑状态的方法，其特征在于，所述辨别阵列中受选取的磁性存储单元的逻辑状态的方法包括施加第一信号至耦接在一起的该磁性存储单元；侦测该第一信号；施加调整信号至邻近于该受选取的磁性存储单元处，该调整信号可产生一磁场，该磁场的强度足以改变该受选取磁性存储单元的磁矩方向；于施加该调整信号时，施加第二信号至该多个的存储单元；侦测该第二信号；以及比较该第二信号与该第一信号，以辨别每一该受选取磁性存储单元的逻辑状态。
7.根据权利要求6所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，其特征在于，该施加该第一信号的步骤更包括运用分别耦接至该多个的磁性存储单元的两端的两个开关元件，该多个的磁性存储单元并联耦接在一起。
8.根据权利要求6所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，其特征在于，该磁性存储单元以并联方式耦接在一起，或经由下述方式耦接在一起，其中第一组该多个的磁性存储单元串联在一起，而第二组该多个的磁性存储单元串联在一起，之后再将该第一组与该第二组该多个的磁性存储单元相并联。
9.根据权利要求8所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，其特征在于，施加该调整信号的步骤包括于接近该受选定磁性存储单元处施加该调整信号，其中该调整信号的强度仅足以将该受选取磁性存储单元的磁矩方向暂时性地转变一锐角角度，而在移除该调整信号之后，该受选取磁性存储单元的磁矩回复至未施加该调整信号前的原本状态。
10.根据权利要求6所述的辨别阵列中受选取的磁性存储单元的逻辑状态的方法，其特征在于，该磁性存储单元为磁性随机存取存储器单元，包括拥有多个叠层的磁通道接面堆叠，而该调整信号沿着该受选取磁性存储单元的难磁化轴施加一磁场。
全文摘要
本发明提供一种磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，具体涉及一种对于磁性存储单元的写入与读取的非破坏性方法，包括对于对应于受选取的磁性存储单元的受选取的读取线进行取样以获得第一信号，施加磁场至该受选取的磁性存储单元，对于该受选取的读取线进行取样以获得第二信号，比较该第一信号与第二信号以辨别该受选取的磁性存储单元的逻辑状态。本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。
文档编号H01L43/08GK1855296SQ20051012614
公开日2006年11月1日 申请日期2005年11月30日 优先权日2005年4月27日
发明者林文钦, 邓端理, 赖理学, 王昭雄, 赖逢时 申请人:台湾积体电路制造股份有限公司