专利名称：显示装置及显示装置的制造方法
技术领域：
本发明是关于，在周边部具有与其它半导体集成电路直接连接的COG端子部的有源矩阵型显示装置(active matrix type display device)及其制造方法。
背景技术：
以往，在液晶面板等显示面板中，在各个像素中配置显示控制用的薄膜晶体管的有源矩阵型，被广为普及。
在如此的显示面板中，在面板中接收来自于外部的数据信号(视频信号)等，并将该信号供应至各像素。因此，是在垂直方向设置数据线，在水平方向设置选择(栅极)线，将数据信号供应至数据线，并通过所对应的栅极线来选择该像素，而控制对各像素的数据信号的供应。因此，必须对数据线的数据供应以及栅极线的选择进行控制，因此必须具备垂直驱动器(vertical driver)及水平驱动器(horizontaldriver)。
虽然这些垂直、水平驱动器一般为内建于显示面板中的情形较多，然而因为水平驱动器必须在1个水平期间内，控制将数据信号供应至各行的数据线的动作，而有相对较高速处理的需要，因此，也有很多情形采用，将水平驱动器设置在其它半导体集成电路(水平驱动IC)，并从该水平驱动IC直接将数据信号供应至各条数据线的构成。在此情况下，较理想的是将各条数据线预先延伸至面板的周边部为止，并在此处经由ACF(Anisotropic Conductive Film，各向异性导电薄膜)而连接水平驱动IC的端子，即采用所谓的COG(Chip On Glass，玻璃覆晶封装)构造。
图16是显示采用此COG构造的情况下的构成例。连接于数据线DL的连接配线10，以作为绝缘膜的保护膜12所构成。之后，去除此保护膜12的一部分来形成接触孔，并包含此接触孔来形成透明导电膜14。因此，此透明导电膜14在去除部中，与连接配线10连接。此外，连接配线10的位于保护膜12上的部分，被利用为COG构造的端子部。此COG构造的端子部被形成在，形成有上述各像素的薄膜晶体管(TFT)的TFT基板16上。
在此，保护膜12为用来包覆各像素中所设置的薄膜晶体管的平坦化膜。在各像素中，是在此平坦化膜上形成透明导电体，例如由IZO(Indium Zinc Oxide，氧化铟锌)所组成的像素电极。因此，透明导电膜14与此像素电极为相同的膜。
如此，可利用像素区中所形成的平坦化膜及透明导电膜14，可不需追加多余的工艺而形成COG构造的端子部。此外，关于利用透明导电膜为端子部的技术，包括例如专利文献1所述的技术。
日本特开平06-180460号公报发明内容(发明要解决的问题)在此，如上述般，在将透明导电膜，尤其是IZO利用于COG构造的端子部的情况下，会产生与ACF的接触电阻极度增高的问题。此外，由于平坦化膜相对较柔软，因此会产生无法充分进行对ACF施加压力的连接的问题。
(解决问题的手段)本发明为一种显示装置，是在周边部具有与其它半导体集成电路直接连接的COG端子部的有源矩阵型显示装置，其特征为具备连接配线，电性连接于与显示面板内部的各个像素连接的内部配线，配置于面板周边部而由铝或是铝合金所形成；配线保护膜，包覆此连接配线；开口部，形成在此配线保护膜的对应于端子部的部位。
此外，较理想的是，上述内部配线为，将数据信号供应至显示面板内部的各个像素的数据线；各个像素包含，一端连接于上述数据线的薄膜晶体管，以及包覆此薄膜晶体管的晶体管保护膜；上述配线保护膜与上述晶体管保护膜以相同的工艺形成。
此外，较理想的是，上述薄膜晶体管具备半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；上述数据线与上述连接配线，以上述层间绝缘膜分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
此外，较理想为，上述薄膜晶体管具备半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；上述数据线与上述连接配线，以上述层间绝缘膜与上述配线保护膜所分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
此外，较理想的是，上述配线保护膜为氮化硅膜。
此外，本发明为一种显示装置的制造方法，是在周边部具有与其它半导体集成电路直接连接的COG端子部的有源矩阵型显示装置的制造方法，其特征为，具备以铝或是铝合金来形成连接配线的步骤，该连接配线电性连接于与显示面板内部的各个像素连接的内部配线，并配置于面板周边部；形成包覆此连接配线的配线保护膜的步骤；以及形成开口部的步骤，该开口部形成在此配线保护膜的对应于端子部的部位。
(发明的效果)如以上所说明，根据本发明，端子部采用铝或是铝系列合金(较理想的是Al-Nd)。因此，在采用COG构造的连接当中，可降低接触电阻。此外，由于去除绝缘膜而形成端子部，因此端子部可具备充分的刚性。
图1(A)及(B)是显示实施例的端子部分的构成的附图；图2是显示像素电路的附图；图3是显示像素部的构成的剖面图；图4是显示像素部的构成的平面图；图5是显示处理步骤的附图；图6是显示数据线与连接配线之间的关系的附图；图7(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图8(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图9(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图10(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图11(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图12(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图13(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图14(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图15(A)及(B)是显示处理步骤的像素部及COG端子部的剖面图；图16(A)及(B)是显示以往的端子部分的构成的附图。
主要元件符号说明10 连接配线12 保护膜14 透明导电膜 16 TFT基板18 去除部 20 接触孔24 ACF 24a 导电粒子26 水平驱动IC 26a 凸块30 像素电极32 共通电极50 玻璃基板52 缓冲层54 栅极绝缘膜 56 栅极60 层间绝缘膜 62 平坦化膜64 像素电极66 接触垫68 反射膜 72 半导体层72s 源极区 72c 沟道区72d 漏极区 74 漏极
80 钼配线 90 玻璃基板92 彩色滤光片 94 对向电极100 TFT基板200 对向基板BM 黑色矩阵 C 保持电容DL 数据线 GL 栅极线LC 液晶 Q1 选择晶体管SC SC线具体实施方式
以下依据
本发明的实施例。
图1(A)、(B)是显示本实施例的COG端子部的剖面构造的附图。
数据线DL形成在层间绝缘膜60上，并延伸至周边部分而以COG端子部的前方为末端。在此数据线DL的末端部的层间绝缘膜60上，形成有接触孔，并连接到下方的钼配线80。此钼配线80延伸至COG端子部，并在COG端子部，连接配线10形成于钼配线80上。此外，钼配线80是由与之后所述的栅极(栅极线)相同的工艺形成。图1(A)是显示去除保护膜12之后的状态的平面图，并简单以单点虚线来显示钼配线80，图1(B)是显示设置水平驱动IC26之后的状态。
在连接配线10、数据线DL、以及位于连接配线10与数据线DL之间的层间绝缘膜60上，形成保护膜12。
在此，层间绝缘膜60为SiO2/SiN的叠层膜，数据线DL为钼(Mo)、铝/钕(Al/Nd)、钼(Mo)的三层构造，连接配线10也相同。此外，保护膜12是以SiNx所表示的氮化硅膜所形成。
去除此保护膜12的一部分，而形成使连接配线10暴露出的去除部18。在此，去除部18形成为相对较大。即，此去除部18内的连接配线10的暴露部分，具有某种程度的面积。因此，在对应于此去除部18的底部的连接配线10上，置放ACF(Anisotropic Conductive Film，各向异性导电薄膜)24，并以设置于水平驱动IC 26下面的凸块26a来按压此ACF 24。ACF 24例如为，将导电粒子(例如为涂布金属层之后的塑料球等)24a在热硬化树脂中加以混合而成，并且在按压的部分，使导电粒子24a与凸块26a及连接配线10直接接触，或是使导电粒子24a之间直接接触，由此来连接凸块26a及连接配线10。由于ACF 24在未按压的部分中不具备导电性，因此只要包覆进行接触的部分(与水平驱动IC的多个端子(凸块)对应的多个COG端子部)的全体来配置即可，而仅仅使凸块26a所按压的部分导通。凸块26a也可采用金等。此外，图中仅在厚度方向使用1段的ACF 24，但也可重叠2段以上。在此情况下，可使导电粒子24a之间互相接触，由此来电性连接凸块26a及连接配线10。
此外，在此例子中，将连接配线10连接于数据线DL，但只要为从像素部延伸，且与其它半导体集成电路形成COG连接的配线，则也可与电源线等其它配线连接。此外，关于数据线DL，也可在中途设置用来使数据信号导通关闭(on-off)的开关。
此外，在除了周边部的保护膜12的上方，形成平坦化膜62，在包覆数据线DL的保护膜12上，存在平坦化膜62。
图2是显示像素电路的构成的附图。数据线DL往液晶面板的列(column)方向延伸，在每1列当中设置1条。栅极线GL往液晶面板的行(row)方向延伸，在每1行中设置1条。此外，在行方向上，在每1行中设置1条SC线SC。
在数据线DL上，连接有n沟道TFT的选择晶体管Q1的漏极。选择晶体管Q1的源极连接于像素电极30及保持电容C的一边的电极。此外，保持电容C的另一边的电极连接于SC线SC。此外，与像素电极30对向，而设置跨越整个像素的共通电极32，在像素电极30及共通电极32之间，配置液晶LC。
多条栅极线GL，在每1个水平期间中依序被选择，并设定为H电位。因此，在栅极连接于该栅极线GL的该列的选择晶体管Q1成为导通。另一方面，在数据线DL上，供应有选择晶体管Q1为导通的列的像素的数据电压。因此，对所选择的列的各像素的保持电容C中，各自充电有该像素的数据电压。由此，保持电容C中所充电的数据电压，被施加于该像素的液晶LC，而进行显示。栅极线GL被变更依序选择，但关于1个像素，直到在下一个帧中进行数据写入为止，乃持续进行依据所写入的数据电压的显示。
图3、图4是显示像素部分的剖面及平面构成。在玻璃基板50上，配置由SiO2/SiN的双层叠层膜所组成的缓冲层52，在上方的特定处，形成半导体层72。在此例中，半导体层72以多晶硅所组成。在半导体层72及缓冲层52上，形成由SiN/SiO2的双层叠层膜所组成的栅极绝缘膜54。此外，在此栅极绝缘膜54上方且为半导体层72的中央部分的上方上形成栅极56。此例中，采用单栅极型TFT来作为选择晶体管Q1，因此形成1个栅极56，形成2个栅极56来作为双栅极型TFT的情况，也极为理想。此例中，栅极56是在栅极线GL的特定部分上，往水平方向突出而形成。半导体层72的栅极56的下方部分，成为沟道区72c、漏极区72d、源极区72s，由此而形成选择晶体管Q1。
在栅极56与栅极绝缘膜54上，形成由SiO2/SiN的叠层膜所组成的层间绝缘膜60。位于此层间绝缘膜60上且对应于漏极区(或是源极区)72d的上方的位置，形成漏极(或是源极)74。此漏极74是通过贯通层间绝缘膜60与栅极绝缘膜54的接触点，而直接连接于漏极区72d。此外，源极区72s经由接触点而连接于数据线DL，此数据线DL具备源极的功能。
此外，半导体层72从漏极区72d开始，往水平方向延长，在此延长部分上，SC线SC经由栅极绝缘膜54而对向配置。因此，是以半导体层72的延长部分、SC线SC、以及包夹于半导体层72与SC线SC之间的栅极绝缘膜54，来形成保持电容C。
此外，通过包覆漏极74、层间绝缘膜60及数据线DL，而形成由SiNx(氮化硅)所组成的保护膜12，以及由丙烯酸树脂等所组成的平坦化膜62。在漏极74上的保护膜12以及平坦化膜62内，形成接触孔，并以此为接触点来形成由ITO(Indium Tin Oxide，氧化铟锡)及IZO(Indium Zinc Oxide，氧化铟锌)等所组成的像素电极64。
此例中，为半透射型面板，是在平坦化膜62上且为像素电极6的下侧上，设置反射膜68。设置此反射膜68的大小，大约为像素的三分之一。在反射型面板的情况下，反射膜68设置于像素电极64下方的全面。
此外，关于平坦化膜62的设置有反射膜68的部分，形成有凹凸部分，而使反射膜68所反射的光线达到广角化。
此为TFT基板100的构成，与此TFT基板100对向并包夹液晶LC，来配置对向基板200。
此对向基板200具备玻璃基板90，在此玻璃基板90上(内侧)，配置有在像素的边界部分具有黑色矩阵BM的彩色滤光片92。此彩色滤光片92一般为RGB的3种，并因像素的不同而采用其中的一种色彩。
并且，在彩色滤光片92上(内侧)，形成全像素共通的对向电极94。此对向电极94与像素电极64相同，由ITO或IZO所构成。此外，在与反射膜68对向的部分，为了配合光路径长度，以使液晶LC成为一半厚度的方式，而在彩色滤光片92及对向电极94之间，设置厚度调整层98。此外，在VA(Vertical Alignment，垂直配向)型的液晶的情况下，厚度调整层98可作为配向控制用突起物来使用，但是也可在各像素的对向电极94上的特定位置，另外设置配向控制用突起物，以用于配向控制。
在玻璃基板50、90的外侧，设置偏光板及相位差板，在像素电极64与对向电极94及液晶LC之间，设置配向膜。
在如此的构成中，一旦包含半导体层72的TFT(选择晶体管Q1)成为导通，则来自于数据线DL的数据电压，被施加于像素电极64。因此，此电压被施加在，存在于像素电极64及对向电极94之间的空间的液晶LC，而进行对应数据电压的显示。
如图4所示，通过包覆选择晶体管Q1及保持电容C的上方，来形成反射膜68，此部分具备反射型LCD的功能。因此，可利用像素区域全体，来作为液晶显示部。
接下来，根据图5至图15来说明工艺过程。首先，进行TFT形成工艺。
在此TFT形成工艺中，于玻璃基板50上，缓冲层52形成于基板全面(S11)，在上方形成非晶硅(a-Si)膜(S12)。在此，缓冲层52为SiO2/SiN的叠层膜，厚度为100nm至200nm，a-Si膜的厚度大约为30nm至50nm。此外，这些膜以等离子CVD法来形成。由此，在玻璃基板50上叠层a-Si/SiO2/SiN/glass(玻璃基板)的膜。
继而进行激光照射(激光退火)，而对非晶硅膜进行低温下的结晶化(S13)。由此，非晶硅膜产生结晶而形成多晶硅层。接着，对所获得的多晶硅层进行图案的形成，在所需部分上形成多晶硅的岛部(半导体层72)(S14)。之后，通过光刻技术来形成光刻胶图案，并将不纯物(例如磷)掺杂于n沟道TFT的源极、漏极区等(S15)。
接下来，在包含此半导体层72的基板全面，形成由SiN/SiO2的叠层膜所组成的栅极绝缘膜54(S16)。
由此，在像素部中，如图7(A)所示，栅极绝缘膜54通过包覆半导体层72而形成，该半导体层72在形成有TFT及电容等的区域上形成，且由多晶硅所组成。另一方面，如图7(B)所示，在COG端子部中，于缓冲层52上形成栅极绝缘膜54。
接下来，如图8(A)所示，在栅极绝缘膜54上的对应于半导体层72的沟道层72c的上方的位置，通过溅镀法来形成栅极56(S17)。在此，栅极56如上述为钼(Mo)，以200至300nm来成膜。此外，此栅极56作为栅极线GL的一部分而形成。此外，SC线SC也由与栅极线GL为相同的工艺所形成，此外，将形成为保持电容用的半导体层72，隔着栅极绝缘膜54而与SC线SC对向而配置，由此可形成保持电容C。此外，在像素部形成栅极56之际，如图8(B)所示，在COG端子部中，以相同工艺来形成钼配线80。
在形成栅极线GL等之后，将不纯物(例如硼)掺杂于周边电路的p沟道TFT的源极、漏极区等(S18)。通过光刻技术，以在必须进行掺杂的区域以外的区域上所形成的光刻胶等来作为屏蔽，来进行硼的离子掺杂，由此来加以进行。此时，在COG部中，并不进行任何处理(不进行不纯物掺杂)。
接下来，通过等离子CVD法，在基板全面上形成由SiO2/SiNx所组成的层间绝缘膜60(S19)。厚度例如为400至700nm。在形成此层间绝缘膜60的情况下，通过依据热处理的活化退火，对掺杂有不纯物的区域进行活化处理(S20)，使这些区域具有充分的载流子迁移率。
在此处理中，如图9(A)、(B)所示，在像素部中形成层间绝缘膜60，在COG端子部中，形成层间绝缘膜60。由于在COG部当中并不进行不纯物掺杂，因此不进行活化处理。
此外，对于层间绝缘膜60与栅极绝缘膜54的半导体层72的源极区及漏极区，通过光刻技术及湿法蚀刻，来形成接触孔(S21)。此时，关于COG端子部的钼配线80上方的层间绝缘膜60，也在内侧端部上形成接触孔20，并在端子部分上形成去除部18。接下来形成数据线DL(源极)及漏极74(S22)。在此，数据线DL及漏极74通过包覆接触孔而形成。此外，各列的数据线DL延长至周边部，该端部到达至接触孔上。因此，数据线DL经由此接触点，而连接于钼配线80。此外，通过包覆COG端子部的去除部18，而与数据线DL数据线DL等一同形成连接配线10。
即，如图10(A)、(B)所示，在此处理，在像素部形成源极(数据线DL)、漏极，在COG端子部，数据线DL经由贯通层间绝缘膜60的接触点而连接于钼配线80，并且在去除部18的钼配线80上形成连接配线10。这些配线，在以溅镀来形成Mo、Al/Nd、Mo的叠层膜(厚度400nm至800nm)之后，通过光刻技术及湿法蚀刻来形成。
数据线DL往显示部分的宽度(水平)方向扩展，但由于连接配线10连接于水平驱动IC26，因此该间隔比数据线DL还窄。图6是模式性的显示该一部分的状态。
接下来，在基板全面上形成由SiNx所组成的保护膜12(S23)。因此，如图11(A)、(B)所示，以保护膜12来包覆表面。
之后，在基板全面上形成丙烯酸树脂的平坦化膜62(S24)，并以光刻技术来去除特定的部分。在各像素，去除漏极74上方的平坦化膜62。此外，在COG端子部，去除比数据线DL的末端部还外侧的平坦化膜62，而暴露出保护膜12。即，如图12(A)、(B)所示，在像素部，在形成接触孔之际，在平坦化膜62的形成反射膜68的区域上，利用不均匀的曝光来形成凹凸部分。
接下来，如图13(A)所示，在像素部中，由Al-Nd所组成的反射膜68，在平坦化膜62上以溅镀来成膜之后，再通过光刻技术及湿法蚀刻来形成(S25)。此时，如图13(B)所示的，在COG端子部上未形成上述膜。
接下来，通过光刻技术及湿法蚀刻，来去除漏极74上的保护膜12以及COG端子部的去除部18上的保护膜12，而形成接触孔(S26)。由此，如图14(A)、(B)所示，暴露出漏极74的上面以及去除部18的连接配线10。
之后，如图15(A)所示，在像素部，形成由IZO所组成的像素电极64(S27)。此时，如图15(B)所示，在COG端子部上仍维持之前的状态。
此外，若为透射型面板，则不需形成反射膜68。
如此，图1所示的COG端子部的构成，是利用像素部的工艺来加以形成。此外，在凹状的COG端子部的连接配线10上，配置适当数目的ACF24，来连接水平驱动IC。
上述构成为水平驱动IC的输出侧的端子部。在水平驱动IC的输入端子侧，将同样的COG端子设置在基板侧，而同样的进行依据COG构造的连接。
此外，在此COG端子的周边，形成连接有来自于外部的信号线(FPC(Flexible Printed Circuit，柔性印刷电路板)等)的FPC端子部。此FPC端子部与一般相同，采用与像素电极为相同工艺所形成的IZO或ITO，来作为电极的表面材料。
如此，根据本实施例，在连接水平驱动IC的COG端子，采用数据线DL所使用的金属(钼(Mo)、铝(Al)或是铝合金(AlNd)、钼(Mo)的三层构造)。因此，在采用COG构造的连接，可降低接触电阻。此外，由于COG端子部通过去除平坦化膜而形成，因此具备充分的刚性，而可确实的进行连接。此外，去除部18以外的数据线DL及连接配线10，以保护膜及平坦化膜加以包覆，因此达到充分的保护。此外，由于经由凸块26a而将水平驱动IC加以按压而固定，因此可将此时的充分压力，施加于ACF 24的导电粒子24a，因此可进行连接。
本实施例的构成，均可适用于透射型、半透射型、以及全反射型中的任一种面板。
权利要求
1.一种显示装置，是在周边部具有与其它半导体集成电路直接连接的COG端子部的有源矩阵型显示装置，其特征在于具备连接配线，电性连接于与显示面板内部的各个像素连接的内部配线，配置于面板周边部，由铝或是铝合金来形成；配线保护膜，包覆此连接配线；以及开口部，形成在此配线保护膜的对应于端子部的部位。
2.如权利要求1所述的显示装置，其中，上述内部配线为，将数据信号供应至显示面板内部的各个像素的数据线；各个像素包含，一端连接于上述数据线的薄膜晶体管；以及包覆此薄膜晶体管的晶体管保护膜；上述配线保护膜与上述晶体管保护膜以相同的工艺形成。
3.如权利要求2所述的显示装置，其中，上述薄膜晶体管具备，半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；上述数据线与上述连接配线，通过上述层间绝缘膜所分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
4.如权利要求2所述的显示装置，其中，上述薄膜晶体管具备半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；上述数据线与上述连接配线，通过上述层间绝缘膜与上述配线保护膜所分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
5.如权利要求1至4中任一项所述的显示装置，其中，上述配线保护膜为氮化硅膜。
6.一种显示装置的制造方法，是在周边部具有与其它半导体集成电路直接连接的COG端子部的有源矩阵型显示装置的制造方法，其特征在于具备以铝或是铝合金来形成连接配线的步骤，该连接配线电性连接于与显示面板内部的各个像素连接的内部配线，并配置于面板周边部；形成包覆此连接配线的配线保护膜的步骤；以及形成开口部的步骤，该开口部形成在此配线保护膜的对应于端子部的部位。
7.如权利要求6所述的显示装置的制造方法，其中，上述内部配线为，将数据信号供应至显示面板内部的各个像素的数据线；各个像素包含，一端连接于上述数据线的薄膜晶体管；以及包覆此薄膜晶体管的晶体管保护膜；上述配线保护膜与上述晶体管保护膜以相同的工艺形成。
8.如权利要求7所述的显示装置的制造方法，其中，上述薄膜晶体管具备半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；将上述数据线与上述连接配线，通过上述层间绝缘膜分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
9.如权利要求7所述的显示装置的制造方法，其中，上述薄膜晶体管具备半导体层；包覆此半导体层的栅极绝缘膜；设在半导体层的沟道区域上方的栅极绝缘膜上的栅极；以及包覆栅极与栅极绝缘膜的层间绝缘膜；上述数据线配置在上述层间绝缘膜上；上述数据线与上述连接配线，通过上述层间绝缘膜与上述配线保护膜分离，并且通过与栅极为相同工艺所形成的配线而电性连接。
10.如权利要求6至9中任一项所述的显示装置的制造方法，其中，上述配线保护膜为氮化硅膜。
全文摘要
本发明的问题在于，有效的进行COG(Chip OnGlass，玻璃覆晶封装)端子的连接。本发明的显示装置，是去除连接配线(10)上的保护膜12，而在该处上暴露出以与数据线DL相同的材料所形成的连接配线(10)。之后将此连接配线(10)与凸块(24)加以连接。
文档编号H01L21/02GK1790143SQ200510126040
公开日2006年6月21日 申请日期2005年11月24日 优先权日2004年11月24日
发明者小田信彥, 山田努 申请人:三洋电机株式会社