专利名称：具有不对称电荷陷获的多态存储器单元的制作方法
技术领域：
本发明一般涉及存储器单元，尤其涉及多态非易失性存储器单元。
背景技术：
存储器装置现具有各种样式和大小。一些存储器装置在性质上是易失性的且在没有有源电源的情况下不能保存数据。通常的易失性存储器是包括作为电容器形成的存储器单元的DRAM。电容器上的电荷或没有电荷指示存储器单元中存储的数据的二进制状态。动态存储器装置与非易失性存储器相比需要更多的努力来保持数据，但通常前者更快地进行读写。
非易失性存储器装置可具有不同配置。例如，浮置栅极存储器装置是非易失性存储器，它使用浮置栅极晶体管来存储数据。通过改变晶体管的阈值电压将数据写入存储器单元并在断电时保持该数据。可以擦除晶体管以恢复晶体管的阈值电压。存储器可在擦除块中排列，其中擦除块中的所有存储器单元可被一次擦除。这些非易失性存储器装置通常称作闪存。
闪存可使用浮置栅极技术或陷获技术。浮置栅极单元包括横向隔开的源极和漏极区，以形成一中间沟道区。源极和漏极区形成于硅基片的共用水平面中。通常由掺杂多晶硅制成的浮置栅极设置于沟道区上并通过氧化物与其它单元元件电隔离。浮置栅极技术的非易失性存储器功能通过隔离的浮置栅极上存储的电荷存在与否来创建。陷获技术通过用于俘获并存储电子或空穴的隔离陷阱中存储的电荷存在与否而用作非易失性存储器。
为使存储器制造商保持竞争性，存储器设计者不断尝试增加闪存装置的密度。增加闪存装置的密度一般需要减小存储器单元之间的间隔和/或使存储器单元更小。许多装置元件的尺寸越小会引起单元的操作问题。例如，源极/漏极区之间的沟道变得更短，可能引起严重的短沟道效应。此外，在较小的单元尺寸的情况下，从单元的一个边角到另一个边角的可能的电荷迁移变得更加重要。
出于上述原因以及以下本领域的熟练技术人员通过阅读和理解本说明书而变得显而易见的原因，本领域需要更高密度的存储器装置。
发明内容
本发明涉及关于存储器密度的上述问题和其它问题，且这些问题将通过阅读和学习以下说明书加以理解。
本发明包括多态NAND存储器结构。该结构包括第一导电材料的基片。第一和第二有源区形成于该基片内。第一和第二有源区由第二导电材料构成。在一个实施例中，第一导电材料是p型材料且第二导电材料是n型材料。
控制栅极位于第一和第二有源区之上和它们之间。陷获层位于控制栅极和基片之间。陷获层通过第一介电层与控制栅极隔离并通过第二介电层与基片隔离。陷获层能响应于第一和第二有源区的不对称偏压进行不对称电荷陷获。这允许存储邻近于第一有源区的第一数据位和邻近于第二有源区的第二数据位。
本发明的其它实施例包括改变范围的方法和装置。
图1示出了用于编程本发明的具有不对称电荷陷获的多态NAND存储器单元的一个实施例的剖视图。
图2示出了用于编程本发明的具有不对称电荷陷获的多态NAND存储器单元的另一个实施例的剖视图。
图3示出了用于擦除本发明的具有不对称电荷陷获的多态NAND存储器单元的实施例的剖视图。
图4示出了本发明的具有不对称电荷陷获的多态NAND存储器单元的另一实施例的剖视图。
图5示出了用于读取本发明的具有不对称电荷陷获的多态NAND存储器单元的实施例的剖视图。
图6示出了本发明的多态NAND存储器单元阵列的一部分。
图7示出了用于图6实施例的操作的电压的表格。
图8示出了本发明的电子系统的一个实施例的框图。
具体实施例方式
在本发明的以下详细描述中，参考构成其一部分的附图，其中为说明示出了可以实施本发明的具体实施例。图中，相同的标号贯穿若干示图描述基本相似的组件。这些实施例充分详细地加以描述以使本领域的熟练技术人员能实施本发明。可以使用其它实施例，且可进行结构、逻辑和电气改变而不背离本发明的范围。以下描述中使用的术语晶片或基片包括任何基底半导体结构。这两者可理解为包括蓝宝石衬底硅(SOS)技术、绝缘衬底硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、基底半导体结构支持的硅的外延层以及本领域熟练技术人员公知的其它半导体结构。此外，当参考以下描述中的晶片或基片时，以前的工艺步骤可加以应用以形成基底半导体结构中的区域/结，且术语晶片或基片包括包含这些区域/结的底部层。因此，以下的详细描述不被认为是限制性的，且本发明的范围仅通过所附权利要求书及其等效技术方案所限定。
浮置栅极存储器上的电荷形成浮置栅极上展开的高斯表面。本发明的基于陷获的存储器中的电荷被局部化且不展开。该属性允许不对称电荷以及形成多态单元的能力。
图1示出了用于编程具有不对称电荷陷获的多态NAND存储器单元的一个实施例的剖视图。该实施例由具有两个有源区105和107的基片101构成。每一区域105和107交替用作漏极或源极区，这取决于所执行的操作和所施加的电压。
在一个实施例中，漏极和源极区105和107是n型导电材料而基片101是p型导电材料。在可选实施例中，这些导电材料类型是可改换的。
在漏极/源极区105和107之间的沟道上是氧化物-氮化物-氧化物(ONO)结构103、109和111。氮化物层103通过第一氧化物层111与基片隔离并通过第二氧化物层109与控制栅极100隔离。氮化物层103是存储本发明的不对称电荷的陷获层。本发明不限于任何特定数量的介电和/或陷获层。
本发明也不限于介电/陷获层的组成。在一个实施例中，氧化物材料可以是氧化铝。陷获层可以是硅纳米晶体材料。可选实施例使用其它类型的介电材料和/或其它陷获层材料。
图1的实施例示出了陷获层103的左侧中的一个数据位的编程。这是通过将相对较高的负电压施加到控制栅极100来完成的。该电压截断沟道，以防止从漏极区105到源极区107的泄漏。在一个实施例中，栅极电压在-10V到-15V之间。可选实施例可使用其它栅极电压范围。
将不对称偏压施加到漏极区105和源极区107。在一个实施例中，正5V施加于漏极区105且源极区107被接地(即，0V)。来自栅极100和结场两者的结左侧上的高电位使得栅极感生漏极泄漏(GIDL)条件，它将空穴注入该左结附近的陷获层103。注入的空穴与来自先前擦除条件的电子中和，从而使得阈值电压降低。
右结具有降低的电场，因为结偏压为零。这导致不注入空穴的偏置条件。沟道右侧上的电子不由空穴补偿，从而使得初始的编程或擦除条件得以保留。
图2示出了用于编程具有不对称电荷陷获的多态NAND存储器单元的第二实施例的剖视图。图2的实施例示出了陷获层103的右侧中一个数据位的编程。这是通过将相对较高的负电压施加到控制栅极100上来完成的。该电压截断沟道以防止从漏极区107到源极区105的泄漏。在一个实施例中，栅极电压在-10V到-15V之间。可选实施例可使用其它栅极电压范围。
将不对称偏压施加于漏极区107和源极区105。在一个实施例中，将正5V施加于漏极区107且源极区105接地(即，0V)。来自栅极100和结场两者的结右侧上的高电位引起将空穴注入右结附近的陷获层103的GIDL条件。注入的空穴与来自先前擦除条件的电子中和，从而使得阈值电压降低。
左结具有降低的场，因为结偏压为零。这导致了不注入空穴的偏置条件。沟道左侧上的电子不由空穴补偿，从而使得上述编程条件得以保留。
图3示出了用于擦除具有不对称电荷陷获的多态NAND存储器单元的实施例的剖视图。擦除操作通过将电子从倒置区301中的均匀电荷薄层隧穿入陷获层303而执行。这通过陷获层103中的连续均匀陷获电荷薄层形成了高阈值电平。在一个实施例中，通过施加范围10-20V的正栅极电压来实现擦除操作。漏极和源极区两者被接地(即，0V)。可选实施例可使用其它电压和电压范围。
图4示出了具有不对称电荷陷获的多态NAND存储器单元的另一实施例的剖视图。本实施例通过将控制栅极扩展入陷获层403而形成了不连续的陷获层403。这获得的更好的传感、更好的数据保持和抗二次发射。
图5示出了使用源极/漏极区的不对称偏置来读取本发明的多态NAND存储器单元的左侧的方法。左数据位500可通过将相对较高的偏压施加到单元的由源极/漏极区501而被读取。在一个实施例中，该漏极电压的范围为1-3V。用作源极的左漏极/源极区503接地，且VG是范围3-6V的正电压。可选实施例可使用其它电压和电压范围。
右数据位502使用逆向过程被读取。在该实施例中，左漏极/源极区503接地，而右源极/漏极区501被施加了相对较高的电压(例如，1-3V)。该读取实施例中的VG也在3-6V范围内。可选实施例可使用其它电压和电压范围。
图6示出了本发明的多态NAND存储器单元的两个字符串阵列。图7示出了用于该存储器阵列的选定列的不同操作模式的电压的表格。
图6的NAND存储器阵列的一部分由如上所述的多态NAND存储器单元的两个列601和602构成。选择一个列601的同时不选择第二个列602。选定的列601由用于漏极电压Vd的选择栅极605和用于源极电压Vs的选择栅极606构成。选定的列601也由分别与控制栅极电压VWL1-VWL3相连接的三个多态NAND存储器单元610-612构成。图6的列仅用于说明目的，因为真实的存储器列由基本上更大量的单元构成。
参考图7的电压表，示出了两个版本的擦除操作。在一个选项中，如上所述，漏极和源极电压Vd和Vs是0V且控制栅极电压VH在10-20V范围内。在该实施例中，选择栅极605和606的控制栅极连接到VH/2。其它擦除操作实施例可使用同时来自阵列两侧的GIDL空穴注入。
擦除操作的第二选项保留漏极和源极连接浮置为开连接(O/C)。在该实施例中，选择栅极605和606也浮置。
在中间单元611中的左位的编程操作期间，VWL2是-VH(例如，-10到-20V)、Vd是VDP(例如，3-6V)且VS连接到接地。选择栅极605和606的控制栅极连接到VX1且列601中的其它单元610和612的控制栅极连接到VX2。在一个实施例中，VX1约等于VX2，VX2约等于VDP+VT。如本领域已知的，VT是单元的阈值电压。在VS连接到VDP且Vd连接到接地的情况下，中间单元611的右位的编程操作使用与左位基本相同的电压。可选实施例使用其它实施例来实现基本类似的结果。
在中间单元611中的左位的读操作期间，VWL2是VR(例如，3-6V)、VD是VDR，且VS连接到接地。选择栅极605和606的控制栅极连接到VY1且列601中的其它单元610和612的控制栅极连接到VY2。在一个实施例中，VY1约等于VY2，VY2约等于VDR+VT，其中VDR的范围是4-6V。在VS连接到接地且Vd连接到VDR的情况中，中间单元611中右位的读操作使用与左位基本相同的电压。可选实施例使用其它实施例来实现基本类似的结果。
图8示出了可结合本发明的多态NAND存储器单元的存储器装置800的功能框图。存储器装置800耦合到处理器810。处理器810可以是微处理器或者某些其它类型的控制电路。存储器装置800和处理器810形成了电子系统820的一部分。存储器装置800被简化以关注对理解本发明有帮助的存储器的特点。
存储器装置包括存储器单元830的阵列。在一个实施例中，存储器单元是非易失性浮置栅极存储器单元且存储器阵列830排列于行和列的存储体中。
提供地址缓冲电路840以锁存地址输入连接A0-Ax842上提供的地址信号。地址信号由行解码器844和列解码器846接收并解码，以访问存储器阵列830。本领域的熟练技术人员得益于本说明书可以理解，地址输入连接的数量取决于存储器阵列830的密度和架构。即，地址数量随着存储器单元计数的增加以及存储体和块计数的增加两者而增加。
存储器装置800通过用传感/缓冲电路850检测存储器阵列列中的电压或电流变化来读取存储器阵列830中的数据。在一个实施例中，传感/缓冲电路被耦合以便从存储器阵列830中读取并锁存数据行。数据输入和输出缓冲电路860被包括用于多个数据连接862上与控制器810的双向数据通信。写入电路855被提供用于将数据写到存储器阵列。
控制电路870解码来自处理器810的控制连接872上提供的信号。这些信号被用于控制存储器阵列830上的操作，包括数据读取、数据写入和擦除操作。控制电路870可以是状态机、序列发生器或某些其它类型的控制器。
图8所示的闪存装置已被简化，以便于存储器特点的基本理解。闪存的内部电路和功能的更详细理解是本领域熟练技术人员已知的。
结论总之，本发明的多态NAND单元是基于陷获的存储器，它允许存储不对称电荷，从而提供了两个数据位的存储。由于陷获功能，该存储器单元提供了高存储器密度、低功率操作和改进的可靠性。
尽管这里示出并描述了具体实施例，但本领域的普通技术人员可以理解的是为实现相同目的计算出的任何排列可替代所示的具体实施例。本发明的许多适应方案是本领域的普通技术人员显而易见的。因此，本申请旨在覆盖本发明的任何适应方案或变型。显然，本发明仅仅由所附权利要求书及其等效技术方案所限定。
权利要求
1.一种多态NAND存储器单元，包括包括第一导电材料的基片；所述基片内的第一和第二有源区，所述第一和第二有源区由第二导电材料构成；所述第一和第二有源区之上和之间的控制栅极；以及所述控制栅极和基片之间的陷获层，使得所述陷获层通过第一介电层与所述控制栅极隔离并通过第二介电层与所述基片隔离，其中所述陷获层能响应于第一和第二有源区的不对称偏压而进行邻近于第一有源区的第一数据位和邻近于第二有源区的第二数据位的不对称地电荷陷获。
2.如权利要求1所述的单元，其特征在于，所述第一导电材料包括p型导电材料。
3.如权利要求1所述的单元，其特征在于，所述第二导电材料包括n型导电材料。
4.如权利要求1所述的单元，其特征在于，所述第一有源区是漏极区且所述第二有源区是源极区。
5.如权利要求1所述的单元，其特征在于，所述第一介电层由氧化铝材料构成。
6.如权利要求1所述的单元，其特征在于，所述第二介电层由氧化铝材料构成。
7.如权利要求1所述的单元，其特征在于，所述陷获层由氮化物材料构成。
8.如权利要求1所述的单元，其特征在于，所述陷获层是硅纳米晶体材料。
9.如权利要求1所述的单元，其特征在于，所述陷获层能通过栅极感应漏极泄漏空穴注入进行擦除。
10.如权利要求1所述的单元，其特征在于，所述陷获层能通过栅极感应漏极泄漏空穴注入进行编程。
11.如权利要求1所述的单元，其特征在于，所述陷获层能通过电子注入进行擦除。
12.如权利要求1所述的单元，其特征在于，所述陷获层能通过电子注入进行编程。
13.一种多态NAND存储器单元，包括包括第一导电材料的基片；所述基片内的第一和第二有源区，所述第一和第二有源区由第二导电材料构成；所述第一和第二有源区之上和之间的控制栅极；以及所述控制栅极和基片之间的陷获层，使得所述陷获层能响应于所述第一和第二有源区的不对称偏压而进行邻近于第一有源区的第一数据位和邻近于第二有源区的第二数据位的不对称电荷陷获。
14.如权利要求13所述的单元，其特征在于，还包括使所述陷获层与所述基片和所述控制栅极隔离的多个介电层。
15.一种多态NAND存储器单元，包括包括第一导电材料的基片；所述基片内的第一和第二有源区，所述第一和第二有源区由第二导电材料构成；所述第一和第二有源区之上和之间的控制栅极；以及所述控制栅极和基片之间的不连续陷获层，使得所述陷获层通过第一介电层与所述控制栅极隔离并通过第二介电层与所述基片隔离，其中所述陷获层通过来自控制栅极的至少一个延伸被分成多个部分以使每个部分能与其它部分分开地保持电荷。
16.一种存储器阵列，包括列中排列的多个多态NAND存储器单元，每一单元都包括漏极区、源极区和陷获层，其中所述陷获层能响应于漏极区和源极区的不对称偏压而进行邻近于漏极区的第一数据位和邻近于源极区的第二数据位的不对称地电荷陷获；以及多个选择栅极，第一选择栅极在列的一端处且第二选择栅极在列的剩余端处，其中在所述多个多态NAND存储器单元的多态NAND存储器单元的编程操作期间，通过第一选择栅极施加漏极电压并通过第二选择栅极施加源极电压，所述漏极和源极电压响应于所述第一数据位还是第二数据位正被编程而具有不同电平。
17.如权利要求16所述的存储器阵列，其特征在于，当第一数据位正被编程时，所述源极电压大致等于0V且所述漏极电压在3V到6V的范围内，且当所述第二数据位正被编程时，所述漏极电压大致等于0V且所述源极电压在3V到6V的范围内。
18.如权利要求16所述的存储器阵列，其特征在于，将范围大致为-10V到-20V的电压施加于第一多态NAND存储器单元的控制栅极。
19.一种用于编程具有控制栅极、第一和第二有源区以及能在每一有源区附近进行不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将负栅极电压施加于所述控制栅极；使所述第二有源区接地；以及将一正电压施加于所述第一有源区以通过栅极感应漏极泄漏注入至大致邻近于所述第一有源区的陷获层而注入不对称分布空穴。
20.如权利要求19所述的方法，其特征在于，还包括使所述第一有源区接地；以及将一正电压施加于所述第二有源区，以通过栅极感应漏极泄漏注入至大致邻近于所述第二有源区的陷获层而注入不对称分布空穴。
21.如权利要求19所述的方法，其特征在于，所述陷获层是通过控制栅极的延伸被分开的不连续的陷获层。
22.一种用于擦除具有控制栅极、第一和第二有源区以及能在每一有源区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一正电压施加到所述控制栅极；以及使所述第一和第二有源区接地以通过栅极感应漏极泄漏空穴注入至陷获层而擦除所述第一和第二数据位。
23.一种用于擦除具有控制栅极、第一和第二有源区以及能在每一有源区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一正电压施加到所述控制栅极；以及使所述第一和第二有源区接地以通过电子注入至所述陷获层而擦除所述第一和第二数据位。
24.一种用于读取具有控制栅极、第一和第二有源区以及能在每一有源区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一正电压施加到所述控制栅极；将一正漏极电压施加到所述第二有源区；以及使所述第一有源区接地以读取所述第一数据位。
25.如权利要求24所述的方法，其特征在于，还包括将所述正漏极电压施加到所述第一有源区；以及使所述第二有源区接地以读取所述第二数据位。
26.如权利要求24所述的方法，其特征在于，所述正读取电压大致在3V到6V的范围内且所述正漏极电压大致在4V到6V的范围内。
27.一种电子系统，包括控制所述系统的操作的处理器；以及具有多个存储器单元的NAND闪存装置，每一存储器单元都包括包括第一导电材料的基片；所述基片内的第一和第二有源区，所述第一和第二有源区由第二导电材料构成；所述第一和第二有源区之上和之间的控制栅极；以及所述控制栅极和基片之间的陷获层，使得所述陷获层能响应于第一和第二有源区的不对称偏压而进行邻近于第一有源区的第一数据位和邻近于第二有源区的第二数据位的不对称地电荷陷获。
28.一种用于擦除具有控制栅极、第一和第二源极/漏极区以及能在每一源极/漏极区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一电压施加到所述控制栅极；以及将不对称电压施加到所述第一和第二源极/漏极区以擦除所述第一和第二数据位。
29.一种用于编程具有控制栅极、第一和第二源极/漏极区以及能在每一源极/漏极区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一电压施加到所述控制栅极；以及将不对称的电压施加到所述第一和第二源极/漏极区以编程所述第一和第二数据位。
30.一种用于读取多态NAND存储器单元的字符串阵列的方法，每一单元具有控制栅极、第一和第二源极/漏极区以及能在每一源极/漏极区附近进行第一和第二数据位的不对称陷获的陷获层，该方法包括将读电压施加到所述控制栅极；将第一漏极电压施加到所述第二源极/漏极区同时将所述第一源极/漏极区接地以读取所述第一数据位；以及将第二漏极电压施加到所述第一源极/漏极区同时将所述第二源极/漏极区接地以读取所述第二数据位。
31.如权利要求30所述的方法，其特征在于，所述第一和第二漏极电压大致相等。
32.一种用于擦除具有控制栅极、第一和第二源极/漏极区以及能在每一源极/漏极区附近进行第一和第二数据位的不对称陷获的陷获层的多态NAND存储器单元的方法，该方法包括将一电压施加到所述控制栅极；以及大致同时执行来自所述第一和第二源极/漏极区的栅极感应漏极泄漏空穴注入以擦除所述第一和第二数据位两者。
全文摘要
一种多态NAND存储器单元由基片中的两个漏极/源极区构成。在漏极/源极区之间所述基片之上形成氧化物－氮化物－氧化物结构。氮化物层用作不对称电荷陷获层。控制和栅极位于该氧化物－氮化物－氧化物结构上。漏极/源极区上的不对称偏压使得漏极/源极区具有更高的电压以通过栅极感应漏极泄漏注入至基本邻近于漏极/源极区的陷获层而注入不对称分布空穴。
文档编号H01L29/788GK1922737SQ200580005600
公开日2007年2月28日 申请日期2005年2月15日 优先权日2004年2月24日
发明者K·普劳尔 申请人:微米技术股份有限公司