专利名称：具有高击穿电压的半导体装置及其制造方法
技术领域：
本发明涉及一种高击穿电压半导体装置。更具体地说，本发明涉及一种高击穿电压半导体装置，其中，在栅极电极图案的一部分中新配置一种绝缘间隔物，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能并简化装置的总体制造过程。因而，可以自然地减少装置制造所需的掩模数量。其使制造商可以轻松避免由于增加掩模数量引起的各种问题，例如，制造成本增加、制造周期延长、库存货物(物流)的负担加重、成本竞争力下降以及产品开发周期延长等。除此之外，本发明涉及一种制造高击穿电压半导体装置的方法。
背景技术：
近年来，随着液晶显示器和等离子显示面板等各种电子设备的发展和普及，对高击穿电压半导体装置的需求也在迅速增加，这种半导体装置可以连接到电子设备配置的各种外围装置并能操作这些外围装置。
如图1所示，在根据现有技术的高击穿电压半导体装置10中，通过装置分离膜5将半导体衬底1分成装置分离区域和作用区域。在这种情况下，例如，半导体装置1包括高浓度杂质层1a和高击穿电压外延层1b。
在这种结构下，半导体衬底1的作用区域依次具有栅极电极图案7、栅极绝缘膜图案6、沟道扩散层2、源极扩散层4、电阻降低-诱导层3、中间绝缘膜8和金属电极9等。在这种情况下，例如，沟道扩散层2由低浓度P型杂质所组成。源极扩散层4由高浓度N型杂质所组成。电阻降低-诱导层3由高浓度P型杂质所组成。
一般需要至少5到7个掩模才能制造具有上述结构的高击穿电压半导体装置。例如，为了制造如图1所示的高击穿电压半导体装置10，需要五个掩模，即形成栅极电极图案7的制程中使用一个掩模，单独形成源极扩散层4的制程中使用一个掩模，形成电阻降低-诱导层3的制程中使用一个掩模，形成中间绝缘膜8的接触孔的制程中使用一个掩模，并且形成金属电极9的制程中使用一个掩模。
当然，使用每个掩模需要额外的时间和成本。如果不采取特殊的措施来显著减少掩模的数量，制造商难免会遇到各种问题，例如制造成本的增加、制造周期的延长、库存货物(物流)的负担加重、成本竞争力下降以及产品开发周期延长等。
在使用上述系统的掩模下，应不可避免地执行一系列使用光致抗蚀剂图案和紫外线的光刻制程，以便正常地形成栅极绝缘膜图案7、源极扩散层4、电阻降低-诱导层3、接触孔和金属电极9等。然后，应将光致抗蚀剂图案与掩模精确对齐，以便正常地执行光刻制程。
但是，由于对齐操作一般结合步进器等各种元件来执行，因此光致抗蚀剂图案和掩模的100％精确对齐会有限制。因此，如果不另行采取措施，光致抗蚀剂图案与掩模之间会不可避免地发生微小的偏移。
这种偏移进而对上述各种装置图案的正常形成造成不良的影响。因此，最终制成的装置不可避免地具有比原设计尺寸更大的尺寸。随着光刻制程的重复进行(即随着所需的掩模数量的增加)，尺寸增加的问题变得更严重。
发明内容
因此，为了解决现有技术中的上述问题而提出了本发明。本发明的目的是在栅极电极图案的一部分中新配置一种绝缘间隔物，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能并简化装置的总体制造过程。因此，可自然地减少装置制造所需的掩模数量。其使制造商可以轻松避免由于增加掩模数量引起的各种问题，例如，制造成本增加、制造周期延长、库存货物(物流)的负担加重、成本竞争力下降以及产品开发周期延长等。
本发明的另一目的是新配置一种绝缘间隔物，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能，从而自然地减少装置制造所需的掩模数量，最大程度地减少由于掩模未对齐所造成的每个单位图案的形态异常，并有效地缩小最终制成的装置的尺寸。
为了达到上述目的，提供了一种高击穿电压半导体装置，包括栅极电极图案，其一一间隔地形成于半导体衬底的作用区域中；沟道扩散层，其选择性地占据栅极电极图案之间的间隔下的一部分；源极扩散层，其位于每个栅极电极图案的两侧并间隔地成对形成于沟道扩散层中；电阻降低-诱导层，其电性接触位于沟道扩散层中的每对源极扩散层并选择性地配置于沟道扩散层中；绝缘间隔物，其选择性覆盖每个栅极电极图案的两个侧壁，以使源极扩散层的一部分和电阻降低-诱导层的一部分可以选择性地暴露并从每个栅极电极图案向上伸出；以及金属电极，其占据半导体衬底的上部以使每个绝缘间隔物可以暴露，电性接触通过绝缘间隔物暴露的源极扩散层和电阻降低-诱导层，并由绝缘间隔物电性地分割。
另一方面，为了达到上述目的，提供了一种制造高击穿电压半导体装置的方法，包括下列步骤在限定有作用区域的半导体衬底的上表面上依次沉积栅极电极图案的原材料层和牺牲膜，并选择性地图案化栅极电极图案的原材料层和牺牲膜，以在作用区域形成多个一一间隔开的栅极电极图案/牺牲膜图案沉积物；在作用区域选择性地离子植入第一导电杂质，以在栅极电极图案/牺牲膜图案沉积物之间的间隔下的一部分中形成沟道扩散层；在栅极电极图案/牺牲膜图案沉积物的两侧选择性地离子植入第二导电杂质，以在沟道扩散层中形成间隔开的一对源极扩散层；在栅极电极图案/牺牲膜图案沉积物的两个侧壁上形成绝缘间隔物，以使沟道扩散层和源极扩散层可以选择性地暴露；从栅极电极图案/牺牲膜图案沉积物选择性地除去牺牲膜图案，以使绝缘间隔物从栅极电极图案向上伸出；使用绝缘间隔物作为掩模来选择性地离子植入第一导电杂质，以形成与源极扩散层电性接触并位于沟道扩散层中的电阻降低-诱导层；以及在半导体衬底的上部形成金属电极，其通过绝缘间隔物电性分割并电性接触源极扩散层和电阻降低-诱导层。
本发明的上述及其他目的、特点以及优点可以从以下结合附图所作的详细说明中更清楚地理解，所附图形包括图1是根据现有技术的高击穿电压半导体装置的示范图；图2是根据本发明的实施例的高击穿电压半导体装置的示范图；图3至10是依次说明根据本发明的实施例的高击穿电压半导体装置制造方法的流程图；图11是根据本发明的另一实施例的高击穿电压半导体装置的示范图；
图12至16是依次说明根据本发明的另一实施例的高击穿电压半导体装置制造方法的流程图；图17、25、30和36是根据本发明的另一实施例的高击穿电压半导体装置的示范图；图18至24、26至29、31至35和37至42是依次说明根据本发明的另一实施例的高击穿电压半导体装置制造方法的流程图。
具体实施例方式
下面将参照附图描述本发明的优选实施例。在本发明接下来的描述中，将省略对一些已为我们所熟知的功能及其包含的构造的具体描述，以使本发明的主旨更加明确。
如图2所示，在根据本发明的实施例的高击穿电压半导体装置20中，将半导体衬底21分成装置分离区域和作用区域。在这种情况下，例如，半导体衬底21包括高浓度杂质层21a和高击穿电压外延层21b。
在这种结构下，半导体衬底21的作用区域依次具有一一间隔形成的栅极电极图案27、用于将栅极电极图案27与半导体衬底21电绝缘的栅极绝缘膜图案26，以及在栅极绝缘膜图案26底部下的沟道扩散层22、源极扩散层24和电阻降低-诱导层23，这些层是通过离子植入形成的。
在这种情况下，沟道扩散层22由低浓度的第一导电杂质(例如，P型杂质)所组成。源极扩散层24由高浓度的第二导电杂质(例如，N型杂质)所组成。电阻降低-诱导层23由高浓度的第一导电杂质(例如，P型杂质)所组成。构成各扩散层的杂质的导电类型可以根据情况进行各种变化。
同时，如图2所示，沟道扩散层22选择性地占据栅极电极图案27之间的间隔下面的一部分。源极扩散层24位于每个栅极电极图案27的两侧并间隔开配置，同时成对形成于沟道扩散层22中。电阻降低-诱导层23选择性地位于沟道扩散层22中，同时电性接触配置于每个沟道扩散层22中的源极扩散层24。通过这种结构，电阻降低-诱导层23灵活地执行以下功能降低与电阻降低-诱导层电性接触的金属电极29的电阻，并且当装置执行关闭操作时诱导显示平滑的操作特征。
在具有上述结构的高击穿电压半导体装置20中，如图2所示，在半导体衬底21的上部额外配置绝缘间隔物28，其从栅极电极图案27向上伸出，同时选择性地覆盖每一栅极电极图案27的两个侧壁，以便选择性地暴露源极扩散层24和电阻降低-诱导层23的一部分。在这种情况下，例如，绝缘间隔物28由氧化膜制成。
由于绝缘间隔物28是通过不需要单独掩模的制程(例如，氧化膜沉积制程和氧化膜各向异性蚀刻制程等)形成的，所以制造商在绝缘间隔物28的使用情况下容易避免掩模的额外支出。
每一绝缘间隔物28通过自我对齐的方式选择性地暴露上面形成有电阻降低-诱导层23的半导体衬底21的上部。因此，制造商可以正常地形成电阻降低-诱导层23，其电性接触配置于每一沟道扩散层22中的每对源极扩散层24并选择性地位于沟道扩散层22中，而不必额外使用单独的掩模来进行电阻降低-诱导层23的选择性离子植入。因此，根据本发明，制造商实际上可以不需要用于形成电阻降低-诱导层23的掩模。
此外，与现有的接触孔类似，绝缘间隔物28通过自我对齐的方式选择性地打开源极扩散层24和电阻降低-诱导层23，除了用于形成栅极电极图案27的区域之外。因此，制造商可以正常地将金属电极29电性连接到源极扩散层24和电阻降低-诱导层23，而不必额外使用单独的掩模来形成接触孔。因此，根据本发明，制造商实际上可以不需要用于形成接触孔的掩模。
而且，绝缘间隔物28从栅极电极图案27向上伸出，并像单独的图案结构那样电性地分割金属电极29。因此，制造商可以正常地形成图案化的金属电极29，而不必使用额外的掩模来形成金属电极29。因此，根据本发明，制造商实际上可以不需要用于图案化金属电极的掩模。
如上所述，根据本发明，在栅极电极图案的一部分中新配置绝缘间隔物28，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能，并简化装置的总体制造过程。因而，可以自然地减少装置制造所需的掩模数量。因此，制造商可以轻松避免由于增加掩模数量引起的各种问题，例如，制造成本增加、制造周期延长、库存货物(物流)的负担加重、成本竞争力下降以及产品开发周期延长等。
此外，当通过新提供绝缘间隔物28来大幅减少装置制造所需的掩模数量时，可以自然地防止由于掩模未对齐造成的每个单位图案的形态异常。因此，可以将最终制成的装置的尺寸有效地减至最小。
下文将具体说明根据本发明的用于制造高击穿电压半导体装置的方法。
如图3所示，根据本发明，首先形成以高浓度P型杂质或N型杂质植入的高浓度杂质层21a。接着，在杂质层21a的上部形成高击穿电压外延层21b，其厚度为几微米至几十微米。
然后，根据本发明，通过一系列沉积制程和图案化制程来形成厚度为5000～15000的装置分离膜25，以便在半导体衬底21(例如，高击穿电压外延层21b的上部)上限定作用区域。在这种情况下，例如，装置分离膜25由SiO2制成。
接着，根据本发明，如图4所示，通过一系列热氧化制程在半导体衬底21的作用区域上生长栅极绝缘膜26，其厚度为500～1,500。
接着，根据本发明，通过一系列沉积制程在栅极绝缘膜26上形成栅极电极图案的原材料层27a，例如，其厚度为4,000～8,000。接着，在栅极电极图案的原材料层27a上进一步形成厚度为5,000～30,000的牺牲膜43a。在这种情况下，牺牲膜43a包括氮化膜41a，例如，其厚度为2,000～30,000，以及氧化膜42a，例如，其厚度为3,000～30,000。当然，牺牲膜43的厚度和材料可以根据情况进行各种变化。
接着，如图5所示，通过一系列光刻制程，使用光致抗蚀剂图案(未示出)来选择性地图案化栅极电极图案的原材料层27a和牺牲膜43a，从而在栅极绝缘膜26上形成多个栅极电极图案/牺牲膜沉积物44，其位于作用区域内并一一隔开。需要一个掩模来执行形成栅极电极图案/牺牲膜沉积物44的制程。
当通过上述制程在栅极绝缘膜26上形成栅极电极图案/牺牲膜沉积物44之后，离子植入低浓度的杂质，例如，低浓度的P型杂质10，然后在1,000℃～1,250℃的环境下驱入30分钟至600分钟，从而在栅极电极图案/牺牲膜沉积物44之间的间隔下的一部分中形成沟道扩散层22。
接着，如图6所示，通过一系列光致抗蚀剂图案化制程形成光致抗蚀剂图案(PR)，其用于在沟道扩散层22上形成源极扩散层24。接着，以75KeV～85KeV在通过光致抗蚀剂图案(PR)暴露的栅极电极图案/牺牲膜沉积物44的两侧选择性地离子植入高浓度的杂质，例如，剂量为大约4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度N型杂质，从而形成源极扩散层24，其间隔地成对形成于沟道扩散层22中。然后，除去光致抗蚀剂图案(PR)。还需要一个掩模来形成源极扩散层24。
接着，通过一系列沉积制程，在包含栅极电极图案/牺牲膜图案沉积物44的半导体衬底21上沉积绝缘膜，例如厚度为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个栅极电极图案/牺牲图案沉积物44的两个侧壁上形成绝缘间隔物28。在这种情况下，绝缘间隔物28优选保持1,000～12,000的厚度。
形成绝缘间隔物28时，通过适当调节蚀刻制程的终点来选择性地除去与栅极电极图案/牺牲图案沉积物44之间的间隔对应的栅极绝缘膜26的一部分，从而在形成每个绝缘间隔物28的同时，诱导源极扩散层24和沟道扩散层22(其是将形成电阻降低-诱导层的区域)轻松地暴露于外部。
通过上述制程在栅极电极图案/牺牲膜图案沉积物44的两个侧壁上形成绝缘间隔物之后，如图8所示，以75KeV～85KeV在通过绝缘间隔物28暴露的沟道扩散层22(其是将形成电阻降低-诱导层的区域)中选择性地离子植入高浓度的杂质，例如，剂量为大约4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度P型杂质，从而形成电阻降低-诱导层23，其电性接触每个源极扩散层24并位于沟道扩散层22中。在这种情况下，电阻降低-诱导层23灵活地执行以下功能降低与电阻降低-诱导层电性接触的金属电极29的电阻，并且当装置执行关闭操作时诱导显示平滑的操作特征，如上所述。
这时，如上所述，已在半导体衬底21上形成以自我对齐的方式选择性暴露预定区域的绝缘间隔物28，此区域将形成电阻降低-诱导层23。因此，即使在形成电阻降低-诱导层23的情况下，制造商也可以容易地避免单独掩模的使用。因此，可以有效地消除由于使用掩模引起的各种困难。
通过上述制程在作用区域上形成栅极电极图案/牺牲膜图案沉积物44、沟道扩散层22、源极扩散层24和电阻降低-诱导层23等之后，如图9所示，通过一系列湿式蚀刻制程，使用蚀刻溶液，从栅极电极图案/牺牲膜图案沉积物44选择性地除去牺牲膜图案43，从而诱导各绝缘间隔物28自然从栅极电极图案27向上伸出。
接下来，如图10所示，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物28为止，从而在半导体衬底2 1上形成金属电极29，这些电极通过绝缘间隔物28电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
这时，已在半导体衬底21上形成绝缘间隔物28，与现有的接触孔类似，绝缘间隔物28通过自我对齐的方式选择性地打开源极扩散层24和电阻降低-诱导层23，除了用于形成栅极电极图案27的区域之外。因此，制造商可以正常地将金属电极29电性连接到源极扩散层24和电阻降低-诱导层23，而不必使用单独的掩模来形成接触孔。因此，制造商实际上可以不需要用于形成接触孔的掩模。
此外，绝缘间隔物28从栅极电极图案27向上伸出，并像单独的图案结构那样电性地分割金属电极29。因此，制造商可以正常地形成图案化的金属电极29，而不必使用单独的掩模来形成金属电极29。因此，制造商实际上可以不需要用于图案化金属电极29的掩模。
然后，根据本发明，进一步执行用于粘结金属和硅的合金化制程、加工衬底后表面的制程、后表面金属沉积和合金化制程，从而完成制造具有完整形状的装置的初步制程。
根据如图11所示的本发明的另一实施例，绝缘间隔物可以包括，例如，核心间隔物34和覆盖核心间隔物34两侧的侧间隔物31、32。在这种情况下，每个绝缘间隔物33优选保持大约6,000～36,000的厚度。
因此，根据本发明的另一实施例，当绝缘间隔物33由核心间隔物34和侧间隔物31、32所组成，因而增加其厚度时，绝缘间隔物33随着其厚度增加具有改进的绝缘特性。因此，通过绝缘间隔物33电性分割的金属电极29可以保持更稳定的特性。
根据本发明的另一实施例，在半导体衬底21的作用区域中形成栅极电极图案/牺牲膜图案沉积物44、沟道扩散层22和源极扩散层24等之后，如图12所示，通过一系列沉积制程在包括栅极电极图案/牺牲膜图案沉积物44的半导体衬底上沉积绝缘膜，例如厚度为大约2,000～14,000的氧化膜，然后进行各向异性蚀刻，从而在每个栅极电极图案/牺牲膜图案沉积物44的两个侧壁上形成核心间隔物34。在这种情况下，核心间隔物34优选保持1,000～12,000的厚度。
接着，如图13所示，以75KeV～85KeV在通过核心间隔物34暴露的沟道扩散层22(其是将形成电阻降低-诱导层的区域)中选择性地离子植入高浓度的杂质，例如，剂量大约为4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度P型杂质，从而形成电阻降低-诱导层23，其电性接触每个源极扩散层24并位于沟道扩散层22中。
这时，如上所述，已在半导体衬底21上形成以自我对齐的方式选择性暴露预定区域的核心间隔物34，此区域将形成电阻降低-诱导层23。因此，即使在形成电阻降低-诱导层23的情况下，制造商也可以容易地避免单独掩模的使用。因此，可以有效地消除由于使用掩模引起的各种困难。
接下来，如图14所示，通过一系列湿式蚀刻制程，使用蚀刻溶液，从栅极电极图案/牺牲膜图案沉积物44选择性地除去牺牲膜图案43，从而诱导每个核心间隔物28从栅极电极图案27自然向上伸出。
接着，在包括核心间隔物34的半导体衬底21上进一步沉积绝缘膜，例如，厚度为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个核心间隔物34的两侧形成侧间隔物31、32，如图15所示。在这种情况下，每个侧间隔物31、32优选保持大约1,000～12,000的厚度。
形成侧间隔物31、32时，通过适当调节蚀刻制程的终点来选择性地除去与栅极电极图案27之间的间隔对应的栅极绝缘膜26的一部分，从而在形成侧间隔物32的同时，诱导源极扩散层24和电阻降低-诱导层23轻松暴露于外部。
通过以上制程向外暴露源极扩散层24和电阻降低-诱导层23之后，如图16所示，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物33为止，从而在半导体衬底21上形成金属电极29，这些电极通过绝缘间隔物33电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
当然，如上所述，可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
根据如图17所示的本发明的另一实施例，与以上实施例相反，绝缘间隔物51可用于诱导源极扩散层24在形成绝缘间隔物的同时分成两个隔开的区域。
在这种情况下，制造商可在沟道扩散层22中自然间隔地配置源极扩散层24，而不必额外使用如图6所示的光致抗蚀剂图案(PR)。因此，可以正常地形成完整的源极扩散层24，而不必使用单独的掩模来间隔地配置源极扩散层24。结果，制造商可有效地避免使用用于间隔源极扩散层24的掩模、用于形成电阻降低-诱导层23的掩模、用于形成接触孔的掩模以及用于图案化金属电极29的掩模。
根据如图18所示的另一实施例，通过上述制程在半导体衬底21的作用区域中形成栅极绝缘膜26和栅极电极图案/牺牲膜图案沉积物44等之后，如图19所示，离子植入低浓度杂质，例如低浓度的P型杂质，然后，在1,000℃～1,250℃的环境下驱入30分钟至600分钟，从而在栅极电极图案/牺牲膜沉积物44之间的间隔下的一部分中形成沟道扩散层22。
接着，如图20所示，以75KeV～85KeV在栅极电极图案/牺牲膜沉积物44的两侧选择性地离子植入高浓度的杂质，例如，剂量为大约4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度N型杂质，从而形成源极扩散层24，其位于沟道扩散层22中。
然后，如图21所示，使用比形成源极扩散层24的情况更高的能量在沟道扩散层22(其是将形成电阻降低-诱导层的区域)中离子植入高浓度的杂质，例如，高浓度的P型杂质，从而形成与源极扩散层24的底部电性接触并位于沟道扩散层22中的电阻降低-诱导层23。
通过上述制程在半导体衬底的作用区域形成栅极电极图案/牺牲膜图案沉积物44、沟道扩散层22、源极扩散层24和电阻降低-诱导层23等之后，通过一系列沉积制程在包括栅极电极图案/牺牲膜图案沉积物44的半导体衬底上沉积绝缘膜，例如，厚度为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个栅极电极图案/牺牲图案沉积物44的两个侧壁上形成绝缘间隔物51，如图22所示。在这种情况下，绝缘间隔物51优选保持1,000～12,000的厚度。
根据本发明的另一实施例，形成绝缘间隔物51时，通过适当地调节上述蚀刻制程的终点，选择性地除去与栅极电极图案/牺牲图案沉积物44之间的间隔对应的栅极绝缘膜26的一部分和源极扩散层24的一部分，从而在形成每一绝缘间隔物51的同时，诱导源极扩散层24分成两个隔开的区域，并诱导电阻降低-诱导层23容易地暴露于外部。
当然，在形成每一绝缘间隔物51的同时将源极扩散层24分成两个隔开的区域时，制造商可以正常地获得具有完整形状的源极扩散层24，而不必使用单独的掩模来隔开源极扩散层24。
接下来，如图23所示，通过一系列湿式蚀刻制程，使用蚀刻溶液，从栅极电极图案/牺牲膜图案沉积物44选择性地除去牺牲膜图案43，从而诱导每一绝缘间隔物51从栅极电极图案27自然向上伸出。
然后，如图24所示，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物51为止，从而在半导体衬底21上形成金属电极29，这些电极通过绝缘间隔物51电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
如上所述，根据情况，可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
根据如图25所示的本发明的另一实施例，绝缘间隔物可以包括，例如，核心间隔物55和覆盖核心间隔物55两侧的侧间隔物52、53。在这种情况下，绝缘间隔物54优选保持6,000～36,000的厚度。
因此，当绝缘间隔物54由核心间隔物55和侧间隔物51、52所组成，因而增加其厚度时，绝缘间隔物54可随着其厚度增加而提供改进的绝缘特性。因此，通过绝缘间隔物54电性分割的每一金属电极29可以保持更稳定的特性。
根据本发明的另一实施例，通过上述制程在半导体衬底的作用区域形成栅极电极图案/牺牲膜图案沉积物44、沟道扩散层22、源极扩散层24和电阻降低-诱导层23等之后，如图26所示，通过一系列沉积制程在包括栅极电极图案/牺牲膜图案沉积物44的半导体衬底上沉积绝缘膜，例如，厚度为大约2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个栅极电极图案/牺牲图案沉积物44的两个侧壁上形成核心间隔物55。在这种情况下，核心间隔物55优选保持1,000～2,000的厚度。
然后，如图27所示，通过一系列湿式蚀刻制程，使用蚀刻溶液，从栅极电极图案/牺牲膜图案沉积物44选择性地除去牺牲膜图案43，从而诱导每一核心间隔物55从栅极电极图案27自然向上伸出。
接着，通过一系列沉积制程，在包括核心间隔物55的半导体衬底21上进一步沉积绝缘膜，例如，厚度大约为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个核心间隔物55的两个侧壁上形成侧间隔物52、53，如图28所示。在这种情况下，每个侧间隔物52、53优选保持大约1,000～12,000的厚度。
形成侧间隔物52、53时，通过适当地调节蚀刻制程的终点，选择性地除去与栅极电极图案27之间的间隔对应的栅极绝缘膜26的一部分和源极扩散层24的一部分，从而在形成侧间隔物53的同时，诱导源极扩散层24分成两个隔开的区域，并诱导电阻降低-诱导层23容易地暴露于外部。
然后，如图29所示，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物54为止，从而在半导体衬底21上形成金属电极29，这些电极通过绝缘间隔物54电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
当然，如上所述，根据情况，可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
然后，根据本发明，进一步执行用于粘结金属和硅的合金化制程、加工衬底后表面的制程、后表面金属沉积和合金化制程，从而完成制造具有完整形状的装置的初步制程。
另一万向，根据如图30所示的本发明的另一实施例，可仅基于栅极电极图案61来形成绝缘间隔物28，而不必依赖于牺牲膜图案。在这种情况下，每个栅极电极图案61均间隔地配置于半导体衬底21的作用区域中，并优选具有9,000～38,000的厚度，比上述实施例(和现有技术)更厚。
当然，可仅基于栅极电极图案61来形成绝缘间隔物28，而不需要依赖于牺牲膜图案时，制造商可容易地省去形成和除去牺牲膜图案的制程，并提高制程效率。
根据本发明的另一实施例，通过如图31所示的上述制程在半导体衬底21的作用区域中形成栅极绝缘膜26之后，通过一系列沉积和图案化制程在栅极绝缘膜26上一一间隔地形成多个具有增加的厚度9,000A～38,000A的栅极电极图案。
然后，如图32所示，通过一系列离子植入和光致抗蚀剂图案化制程，在半导体衬底21的作用区域中进一步形成沟道扩散层和源极扩散层等。
接着，通过一系列沉积制程，在包括栅极电极图案61的半导体衬底21上沉积绝缘膜，例如，厚度大约为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个栅极电极图案61的两个侧壁上形成绝缘间隔物28，如图33所示。在这种情况下，每个绝缘间隔物28优选保持大约1,000～12,000的厚度。
形成绝缘间隔物28时，通过适当调节蚀刻制程的终点来选择性地除去与栅极电极图案61之间的间隔对应的栅极绝缘膜26的一部分，从而在形成绝缘间隔物28的同时，诱导源极扩散层24和沟道扩散层22(其是将形成电阻降低-诱导层的预定区域)轻松地暴露于外部。
接着，如图34所示，以75KeV～85KeV在通过绝缘间隔物28暴露的沟道扩散层22(其是将形成电阻降低-诱导层的区域)中选择性地离子植入高浓度的杂质，例如，剂量大约为4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度P型杂质，从而形成电阻降低-诱导层23，其电性接触每对源极扩散层24并位于沟道扩散层22中。
然后，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物33为止，从而在半导体衬底21上形成金属电极29，这些电极通过绝缘间隔物33电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
当然，如上所述，可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
即使在如图36所示仅根据栅极电极图案来形成绝缘间隔物时，每个绝缘间隔物71也可以在形成绝缘间隔物本身的同时，执行诱导源极扩散层24分成两个隔开的区域的功能。
当然，在这种情况下，制造商实际上可以不使用用于将源极扩散层24隔开的掩模，并消除由于牺牲膜图案的形成和移除而引起的不便。
根据本发明的另一实施例，如图37所示，通过上述制程在半导体衬底21的作用区域中形成栅极绝缘膜26、栅极电极图案61等之后，如图38所示，离子植入低浓度杂质，例如，低浓度的P型杂质，然后，在1,000℃～1,250℃的环境下驱入30分钟至600分钟，从而在栅极电极图案61之间的间隔下的一部分中形成沟道扩散层22。
接着，如图39所示，以75KeV～85KeV在栅极电极图案61的两侧选择性地离子植入高浓度的杂质，例如，剂量为大约4.9E15(原子/cm2)～5.1E15(原子/cm2)的高浓度N型杂质，从而形成位于沟道扩散层22中的源极扩散层24。
然后，如图40所示，使用比形成源极扩散层24的情况更高的能量在沟道扩散层22(其是将形成电阻降低-诱导层的区域)中离子植入高浓度的杂质，例如，高浓度的P型杂质，从而形成与源极扩散层24的底部电性接触并位于沟道扩散层22中的电阻降低-诱导层23。
通过上述制程在半导体衬底的区域形成栅极电极图案61、沟道扩散层22、源极扩散层24和电阻降低-诱导层23等之后，通过一系列沉积制程在包括栅极电极图案/牺牲膜图案沉积物44的半导体衬底上沉积绝缘膜，例如，厚度为2,000～14,000的氧化膜。接着，对氧化膜进行各向异性蚀刻，从而在每个栅极电极图案/牺牲图案沉积物44的两个侧壁上形成绝缘间隔物71，如图41所示。在这种情况下，每个绝缘间隔物71优选保持大约1,000～12,000的厚度。
根据本发明的另一实施例，形成绝缘间隔物71时，通过适当地调节上述蚀刻制程的终点，选择性地除去与栅极电极图案61之间的间隔对应的栅极绝缘膜26的一部分和源极扩散层24的一部分，从而在形成每一绝缘间隔物71的同时，诱导源极扩散层24分成两个隔开的区域，并诱导电阻降低-诱导层23容易地暴露于外部。
然后，如图42所示，通过一系列沉积制程在半导体衬底21上形成金属层，并可以通过回流制程缓慢地回流金属层，直到暴露绝缘间隔物71为止，从而在半导体衬底21上形成金属电极29，这些电极通过绝缘间隔物71电性分割并电性接触源极扩散层24和电阻降低-诱导层23。在这种情况下，可以视需要进一步执行一系列金属回蚀制程。
当然，如上所述，可以通过沉积金属层同时执行流动制程的金属流制程来形成金属电极。
同时，本发明可以根据情况进行各种修改。
例如，根据本发明，可通过接触插塞制程(例如，钨插塞制程)来形成金属电极。或者，可通过连续执行钨插塞制程和金属回流(流动)制程来形成金属电极。
然后，根据本发明，进一步执行用于粘结金属和硅的合金化制程、加工衬底后表面的制程、后表面金属沉积和合金化制程，从而完成制造具有完整形状的装置的初步制程。
工业适用性如上所述，根据本发明，在栅极电极图案的一部分中新配置一种绝缘间隔物，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能并简化装置的总体制造过程。因此，可以自然地减少装置制造所需的掩模数量，从而使制造商可以轻松避免由于增加掩模数量引起的各种问题，例如，制造成本增加、制造周期延长、库存货物(物流)的负担加重、成本竞争力下降以及产品开发周期延长等。
此外，根据本发明，新配置了能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能的绝缘间隔物，因而可自然减少装置制造所需的掩模数量，因此，可以最大程度地减少由于掩模未对齐而引起的每个单位图案的形态异常。因此，可以有效地缩小最终制成的装置的尺寸。
虽然已参照某些优选实施例显示和说明了本发明，但本领域的技术人员应明白，可在不脱离随附权利要求书所限定的本发明的主旨和范围的情况下，进行各种形式和细节上的改变。
权利要求
1.一种高击穿电压半导体装置，其包括栅极电极图案，其一一间隔地形成于半导体衬底的作用区域中；沟道扩散层，其选择性地占据栅极电极图案之间的间隔下的一部分；源极扩散层，其位于每个栅极电极图案的两侧，并间隔地成对形成于沟道扩散层中；电阻降低-诱导层，其电性接触位于沟道扩散层中的每对源极扩散层并选择性地配置于沟道扩散层中；绝缘间隔物，其选择性地覆盖每个栅极电极图案的两个侧壁以使源极扩散层的一部分和电阻降低-诱导层的一部分可以选择性地暴露，并从每个栅极电极图案向上伸出；金属电极，其占据半导体衬底的上部以使每个绝缘间隔物可以暴露，电性接触通过绝缘间隔物暴露的源极扩散层和电阻降低-诱导层，并通过绝缘间隔物电性分割。
2.如权利要求1所述的高击穿电压半导体装置，其中，每个绝缘间隔物由核心间隔物和覆盖核心间隔物两侧的侧间隔物所组成。
3.一种制造高击穿电压半导体装置的方法，其包括下列步骤在限定有作用区域的半导体衬底的前表面上依次沉积栅极电极图案的原材料层和牺牲膜，并选择性地图案化栅极电极图案的原材料层和牺牲膜，以在作用区域中形成一一隔开的多个栅极电极图案/牺牲膜图案沉积物；在作用区域中选择性地离子植入第一导电杂质，以在栅极电极图案/牺牲膜图案沉积物之间的间隔下的一部分中形成沟道扩散层；在栅极电极图案/牺牲膜图案沉积物的两侧选择性地离子植入第二导电杂质，以在沟道扩散层中形成一对隔开的源极扩散层；在栅极电极图案/牺牲膜图案沉积物的两个侧壁上形成绝缘间隔物，以使沟道扩散层和源极扩散层可以选择性地暴露；使用绝缘间隔物作为掩模来选择性地离子植入第一导电杂质，以形成电阻降低-诱导层，其电性接触该对源极扩散层并位于沟道扩散层中；从栅极电极图案/牺牲膜图案沉积物选择性地除去牺牲膜图案，以使绝缘间隔物可以从栅极电极图案向上伸出；以及在半导体衬底的上部形成金属电极，其通过绝缘间隔物电性分割，并电性接触源极扩散层和电阻降低-诱导层。
4.一种制造高击穿电压半导体装置的方法，其包括下列步骤在限定有作用区域的半导体衬底的前表面上依次沉积栅极电极图案的原材料层和牺牲膜，并选择性地图案化栅极电极图案的原材料层和牺牲膜，以在作用区域中形成一一隔开的多个栅极电极图案/牺牲膜图案沉积物；在作用区域中选择性地离子植入第一导电杂质，以在栅极电极图案/牺牲膜图案沉积物之间的间隔下的一部分中形成沟道扩散层；在栅极电极图案/牺牲膜图案沉积物的两侧选择性地离子植入第二导电杂质，以形成位于沟道扩散层中的一源极扩散层；在沟道扩散层中选择性地离子植入第一导电杂质，以形成电阻降低-诱导层，其电性接触源极扩散层的底部并位于沟道扩散层中；在栅极电极图案/牺牲膜图案沉积物的两个侧壁上形成绝缘间隔物，以使源极扩散层可以分成两个隔开的区域，并使电阻降低-诱导层可以选择性地暴露；从栅极电极图案/牺牲膜图案沉积物选择性地除去牺牲膜图案，以使绝缘间隔物可以从栅极电极图案向上伸出；以及在半导体衬底的上部形成金属电极，其通过绝缘间隔物电性分割，并电性接触源极扩散层和电阻降低-诱导层。
5.一种制造高击穿电压半导体装置的方法，其包括下列步骤在半导体衬底的作用区域的上部形成多个栅极电极图案，其一一隔开并具有大幅增加的厚度；在作用区域中选择性地离子植入第一导电杂质，以在栅极电极图案之间的间隔下的一部分中形成沟道扩散层；在栅极电极图案的两侧选择性地离子植入第二导电杂质，以在沟道扩散层中形成一对隔开的源极扩散层；在每个栅极电极图案的两个侧壁上形成绝缘间隔物，以使沟道扩散层和源极扩散层可以选择性地暴露；使用绝缘间隔物作为掩模来选择性地离子植入第一导电杂质，以形成电阻降低-诱导层，其电性接触所述源极扩散层并位于沟道扩散层中；以及在半导体衬底的上部形成金属电极，其通过绝缘间隔物电性分割，并电性接触源极扩散层和电阻降低-诱导层。
6.一种制造高击穿电压半导体装置的方法，其包括下列步骤在半导体衬底的作用区域的上部形成多个栅极电极图案，其一一隔开并具有大幅增加的厚度；在作用区域中选择性地离子植入第一导电杂质，以在栅极电极图案之间的间隔下的一部分中形成沟道扩散层；在栅极电极图案的两侧选择性地离子植入第二导电杂质，以形成位于沟道扩散层中的一源极扩散层；在沟道扩散层中选择性地离子植入第一导电杂质，以形成电阻降低-诱导层，其电性接触源极扩散层的底部并位于沟道扩散层中；在栅极电极图案/牺牲膜图案沉积物的两个侧壁上形成绝缘间隔物，以使源极扩散层可以分成两个隔开的区域，并使电阻降低-诱导层可以选择性地暴露；以及在半导体衬底的上部形成金属电极，其通过绝缘间隔物电性分割，并电性接触源极扩散层和电阻降低-诱导层。
7.如权利要求3或4所述的制造高击穿电压半导体装置的方法，其中，牺牲膜图案的厚度为5,000～30,000。
8.如权利要求3至6中任何一项所述的制造高击穿电压半导体装置的方法，其中，绝缘间隔物的厚度为1,000～12,000。
9.如权利要求3至6中任何一项所述的制造高击穿电压半导体装置的方法，其中，通过金属流制程或金属回流制程来形成金属电极。
全文摘要
本发明公开了一种高击穿电压半导体装置及其制造方法。根据本发明，在栅极电极图案的一部分中新配置一种绝缘间隔物，其能够通过自我对齐来替代执行中间绝缘膜、接触孔和掩模等的功能并简化装置的总体制造过程。因而，可以自然地减少装置制造所需的掩模数量。因此，制造商可以容易地避免因掩模数量增加而引起的各种问题。而且，可以最大程度地减少由于掩模未对齐而引起的每个单位图案的形态异常，并有效地缩小最终形成的装置的尺寸。
文档编号H01L21/336GK1954441SQ200580013420
公开日2007年4月25日 申请日期2005年4月27日 优先权日2004年4月27日
发明者李泰福 申请人:李泰福