专利名称：半导体制造的微影方法
技术领域：
本发明涉及一种半导体元件的制造，特别是涉及一种在半导体制造制程中的微影制程。
背景技术：
自从早期半导体工业开始，微影技术就被用来形成集成(积体)电路元件。一般来说，光束穿过光罩后，该光罩上相关图案化的集成(积体)电路会被放大。接着，使用投影镜将光束聚焦在晶圆上，借以在晶圆的光阻层产生集成(积体)电路的图像。
除了其他因素外，图像解析度和光学系统的辐射波长与数值孔隙有关。需特别说明的是，为了印刷密集电路，结合小辐射波长与大数值孔隙的方式则较为适当。
因此为了改善技术借以提升集成(积体)电路的密度，一些改良式微影技术则致力于减低辐射波长。目前，现有习知微影系统使用193nm做为辐射波长，借以在每一个半导体元件上制造超过5亿个晶体管(电晶体)。
然而，持续减低辐射波长却是不切实际的，因为当投影镜传送波长小于193nm的光束在晶圆上时，该光束不是穿过而是被吸收。
因此，为了持续改进半导体制程，例如改善光学系统的数值孔隙，以进一步改良微影技术是有需要的。而湿浸式微影技术便是采用此法的改良型微影技术，在湿浸式微影技术中(如现有习知的湿式微影技术)，水是掺入于投影镜与晶圆之间(相对的，在干式微影技术中则是在投影镜与晶圆之间掺入空气)。因为水的折射率为1.4，于是光学系统的数值孔隙可增加1.4倍。据此，图像解析度可以明显增加。
虽然湿浸式微影技术可以在半导体制程上提升图像解析度，但为了所需关键尺寸(CD)的均匀性以及某些半导体元件的终端效能，通常必须经过多重曝光。因而如湿浸式微影技术的改良型微影技术(尤其在多重曝光部分)其相关成本通常是难以接受的。
由此可见，上述现有的微影技术在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决微影技术存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的微影技术，便成了当前业界极需改进的目标。
有鉴于上述现有的微影技术存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体制造的微影方法，能够改进一般现有的微影技术，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的微影技术存在的缺陷，而提供一种新的半导体制造的微影方法，所要解决的技术问题是使其解决现有湿浸式微影技术的高制造成本问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成一图案于一基材层上的方法，其包括以下步骤进行一高精密微影制程，以提供至少一第一曝光制程制程于该基材层上；以及进行一低精密微影制程，以提供至少一第二曝光制程于该基材层上；借以形成该图案于该基材层上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成一图案于一基材层上的方法，其中所述的高精密微影制程是湿浸式微影制程，而该低精密微影制程是干式微影制程。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体制造的微影方法，其包括提供一第一光阻层给一晶圆；提供一第一罩幕给该晶圆；以湿浸式微影技术执行一第一曝光制程于该晶圆上，其中该第一曝光制程是利用该第一光阻层与该第一罩幕；以及以干式微影技术执行一第二曝光制程于该晶圆上，其中该第二曝光制程是利用该第一光阻层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体制造的微影方法，其中所述的第二曝光制程是在该第一曝光制程之前执行。
前述的方法，其中所述的湿浸式微影技术的一数值孔隙大于约0.82。
前述的方法，其中所述的湿浸式微影技术的一流体包括具有一PH值大于7的一流体。
前述的半导体制造的微影方法，其中所述的湿浸式微影技术包括利用具有一波长不大于约250nm的一电磁源。
前述的半导体制造的微影方法，其中所述的第二曝光制程利用到一第二罩幕。
前述的半导体制造的微影方法，其中所述的第二曝光制程没有利用到一罩幕。
前述的半导体制造的微影方法，其中所述的第二曝光制程亦利用到一第二光阻层。
前述的半导体制造的微影方法，其中所述的第二曝光制程是使用相位移罩幕用于一开口印刷制程。
前述的半导体制造的微影方法，其中所述的第一与第二曝光制程之后提供一次蚀刻制程于该晶圆上。
前述的半导体制造的微影方法，其中所述的在该第一与第二曝光制程制程之后，分别提供第一与第二蚀刻制程于该晶圆上。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种半导体制造的双重曝光微影方法，其特征在于其包括提供一第一光阻层给一晶圆；提供一第一罩幕给该晶圆；以湿浸式微影技术执行一第一曝光制程于该晶圆上，其中该第一曝光制程是利用该第一光阻层与该第一罩幕，以及其中用于该湿浸式微影技术的一光束波长不大干193nm，以及其中该湿浸式微影技术的一数值孔隙大于约0.75；以及以干式微影技术执行一第二曝光制程于该晶圆上，其中该第二曝光制程使用到一第二罩幕或不使用到罩幕。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种形成一图案于一基材层上的方法，该基材上具有第一与第二功率区，该方法包括利用一第一数值孔隙于该第一功率区上执行一第一湿浸式微影制程；利用一第二数值孔隙于该第二功率区上执行一第二湿浸式微影制程；以及借以经由该两个微影制程形成该图案于该层上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成一图案于一基材层上的方法，其中所述的第一功率区中的一线宽/间隔等于或小于约0.25um。
前述的形成一图案于一基材层上的方法，其中所述的第一湿浸式微影制程与该第二湿浸式微影制程是在一共同曝光机台中执行。
本发明与现有技术相比具有明显的优点和有益效果。
以下将揭露本发明各种实施例，例如各种特征的实施方式。为简化本案说明，以下将以特定元件与安排做描述。然其并非用以限定本发明。另外，本案会于各种实施例中重复使用参考标号与文字，重复的目的在于简化与清楚说明，并非用以指定各种实施例及/或所述架构之间的关系。而在本说明书中，第一特征结构形成于第二特征结构上，其可包含第一与第二特征结构以直接接触方式形成的实施例，也可包含形成额外特征结构于第一与第二特征结构之间的实施例，使得第一与第二特征结构可以是未直接接触。
在一实施例中，本案提供数种晶圆曝光方式。本案提供的一个或数个曝光方式是使用高精密度微影方法，例如湿浸式微影技术，而本案提供的一个或数个其他曝光方式是使用低精密度微影方法，例如干式微影技术。
在不同实施例中，曝光步骤可以是不同的。举例来说，可先完成高精密度曝光制程，然后再进行低精密度曝光制程。在另一实施例中，其顺序可以是相反的。在第三实施例中，所有的曝光制程可以采用湿浸式曝光制程，且其一些曝光制程比其他曝光制程具有较高的精密度。同样地，在另一实施例中，所有的曝光制程可以采用干式曝光制程，且其一些曝光制程比其他曝光制程具有较高的精密度。依照这种方式，可平衡双重曝光的成本与精密度，借以包含高精密度曝光制程的精密度好处(例如，从使用193nm波长湿浸式微影技术)与低精密度曝光制程的成本效益(从使用193nm波长干式微影技术)。
借由上述技术方案，本发明半导体制造的微影方法至少具有下列优点(1)具有高精密度曝光制程的精密度好处(例如，从使用193nm波长湿浸式微影技术)。
(2)具有低精密度曝光制程的成本效益(从使用193nm波长干式微影技术)。
本发明具有上述诸多优点及实用价值，其不论在制造方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的湿浸式微影技术具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
为让本发明的上述特征和其他优点能更明显易懂，下文特举较佳实施例，并配合所附图式作详细说明，在此须说明，根据业界实施标准，附图描述各种特征并非根据实际尺寸描述，事实上各种特征的尺度可以任意变大或缩小。
图1为实行本发明一个或数个实施例的微影方法。
图2为实行本发明一个或数个实施例的微影系统。
图3-6为实行本发明一个或数个实施例的微影系统的挑选构件。
图7a-7b为实行本发明一个或数个实施例的光阻图案。
图8a至图8b为实行本发明一个或数个实施例的光阻图案。
图9为依照本发明一个或数个实施例的晶圆。
10微影方法 14提供一晶圆16使用高精密微影方法提供至少一曝光制程18使用低精密微影方法提供至少一曝光制程20微影系统 21光源22凝结器 23，25，27光束24，402罩幕 24a，402a铬层26投射镜 28，28’晶圆302，304a，304b，304c光阻层 308液体膜700，800光阻图案 702主动图案704虚设图案 804预期图案910基材 914介电层920底部抗反光涂层具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体制造的微影方法其具体实施方式
、制造方法、步骤、特征及其功效，详细说明如后。
请参阅图1所示，其为实行本发明一个或数个实施例的简化微影方法10。步骤14提供一晶圆。接着至步骤16，使用高精密微影方法(例如湿浸式微影技术)提供至少一曝光制程至晶圆，随后至步骤18，使用低精密微影方法(例如干式微影技术)提供一个或数个曝光制程至晶圆。
方法10可用于各种半导体元件的制造中，例如记忆体元件(包括但不限制在静态随机记忆体(SRAM))、逻辑元件(包括但不限制在金氧半场效晶体管(电晶体)(MOSFET))，及/或其他元件。方法10可特别应用在制造特征结构尺寸小于56nm的半导体元件中。方法10将配合图2-8进一步说明如下。
图2-6为示范一双重曝光制程，用以说明在第一曝光制程中使用一种较多增强型的技术，例如湿浸式微影技术；以及在第二曝光制程中使用一种较少增强型的技术，例如干式微影技术。
请特别参阅图2所示，为实行本发明一个或数个实施例的微影系统。一种简化示范的微影系统20包括一光源21，用以放射光束23使其经一凝结器22而凝结。光束27均匀地照射在具有图案的罩幕24上。在穿过罩幕之后，光束25会经投射镜26聚焦，然后才会投射在晶圆28上。
双重曝光制程的第一曝光制程将进一步详细说明于下。请参阅图3所示，其为使用于图2的系统中的选择元件，包括晶圆28、投射镜26及罩幕24，晶圆28是在方法10的步骤14(图1)中提供。
在这个实施例中，晶圆28包括一光阻层302。光阻层302可以是经由旋涂式涂布及/或其他制程而被沉积于晶圆上。在本范例中，使用一光阻溶液施予晶圆28的表面上，然后快速旋转直到光阻溶液几乎干掉为止。在一范例中，光阻层302可以是使用酸性催化作用的一化学扩大式光阻。在此范例中，光阻层可经由将一酸性敏感聚合物溶解于一铸造溶液中而形成。
投射镜26可包括熔融氧化硅(非结晶硅二氧化物)及/或现有习知任何其他适当的材料。
罩幕24可以是含有电子电路显微图像的一高精密板。罩幕24可包括各种材料，例如石英、苏打石灰、白冠及/或其他材料。一般来说，罩幕24的一侧上可含有一铬层，而在铬层中(标号24a)可蚀刻出电子电路(通常称为几何线路)。在一范例中，罩幕24的厚度可以是介于大约60mm至大约250mm之间。
在一范例中，可在投射镜26与晶圆28之间插入一液体(未显示)，以覆盖其的至少一部份。该液体可包括水、掺杂水(铬离子)、具pH值大于7的流体、具折射率大于1的流体，及/或其他物质。在一实施例中，液体膜308(可透过投射镜26的壳体的开口注射入)可覆盖晶圆28的暴露区。
依据方法10的步骤16，使用湿浸式微影技术进行晶圆28的第一曝光制程。在一范例中，湿浸式微影技术可包括光源(未显示)，例如具波长不大于250nm的电磁源，及/或其他光源。在一实施例中，光源放射的光束波长是大约193nm、157nm及/或其他数字。可预期的是，光学系统的数值孔隙(NA)可大于大约0.75。
请参阅图4所示，在第一曝光制程之后，可使用真空装置(未显示)及/或其他适当方法移除液体膜308。之后，可使用现有习知的方法使光阻层302显影，以产生光阻结构304a、304b与304c。
依据方法10的步骤18(在一些实施例中，其可在步骤16之前执行)，使用干式微影技术进行晶圆28的第二曝光制程。请参阅图5所示，其为一种微影系统的挑选构件，包括罩幕402与晶圆28’。再者，罩幕402可以是含有电子电路显微图像的一高精密板，并且可包括各种材料，例如石英、苏打石灰、白冠及/或其他材料。一般来说，罩幕402的一侧上可含有一铬层，而在铬层中(标号402a)可蚀刻出电子电路(通常称为几何线路)。
第二曝光制程可使用干式微影技术来完成，其可包括现有习知的任何方法。干式微影技术的辐射波长可以是大约193nm、248nm及/或其他数字。需注意的是，在一些实施例中，可去除罩幕402，以进行一无罩幕曝光步骤。
在另一范例中，第一与第二曝光制程都是以具不同数值孔隙的湿浸式微影技术来完成。例如，当在一单晶片中暴露一高功率区与一低功率区时，可使用具大数值孔隙的第一湿浸式微影技术来曝光该高功率区，以及使用具小数值孔隙的第二湿浸式微影技术来曝光该低功率区。虽然制造成本较多，但是使用大数值孔隙来曝光高功率区将可获得较佳的图像解析度。另一方面，使用小数值孔隙来曝光低功率区将可降低制造成本。在一些实施例中，第一与第二湿浸式微影制程都是在相同的曝光机器中进行，例如步进机或扫描器，借以维持覆盖品质。在本案中，高功率区中的线宽/间隔为等于或小于约0.25um，而低功率区中的线宽/间隔为大于约0.25um。
请参阅图6所示，在第二曝光制程与显影之后，移除图5的光阻层304a与304c。
需注意的是，在上述范例中，第一曝光制程可使用干式微影技术，而第二曝光制程可使用湿浸式微影技术。又需注意的是，关于上述范例，其他额外的曝光制程也可使用湿浸式微影技术及/或干式微影技术来完成。
需注意的是，本案也可利用方法10来达到许多应用。在第二范例中，方法10可用在需要主动与虚设(dummy)图案的混合图案的制程中，例如一种使用相位移罩幕(垫制程(Pad Process))的孔洞印刷制程。该垫制程如Lin等人的美国专利第6,664,011号所描述，其说明书全部内容可并入此处做参考。
请参阅图7a所示，其为依照本发明一个或数个实施例的光阻图案700的上视图。在本实施例中，依据方法10的步骤16，首先，利用第一罩幕以193nm波长湿浸式微影技术对晶圆(图1)进行曝光，接着在光阻层(未显示)显影之后形成光阻图案700。在此图示中，主动图案702被虚设图案704所包围。虚设图案704可包括线端的虚设条或虚拟条，角缘圆化的虚拟条、虚设垫，及/或其他图案。
请参阅图7b所示，依据方法10的步骤18，可透过第二曝光制程并利用248nm波长干式微影技术来去除虚设图案704。可预期的是，第二曝光制程可使用第二罩幕来达到。当然，第二曝光制程可以不使用任何罩幕来执行。在一范例中，干式微影制程的光源可包括一电磁源、一光束源及/或其他适当的来源。需注意的是，第二曝光制程也可使用湿浸式微影技术完成。
在第三范例中，方法10可应用在一隐蔽孔洞制程中。请参阅图8a，其为光阻图案800的一个示范上视图，是依据方法10的步骤16而形成，其是使用193nm波长湿浸式微影制程对晶圆曝光。在此图示中，光阻图案800缺少图案804(图8b所示)。依据方法10的步骤18，使用193nm波长干式微影制程对晶圆进行第二曝光制程。如熟习技艺者所知，可执行一个或数个中间步骤(例如沉积一额外光阻层及/或其他步骤)。干式微影制程可包括使用罩幕或不使用罩幕的现有习知的任何方法，包括但不限制在电子束曝光方法。之后，在显影制程之后形成第8b图的预期图案804。需注意的是，第二曝光制程也可使用湿浸式微影制程来完成。举例来说，第一曝光制程是193nm波长湿浸式微影制程，而第二曝光制程是248nm波长湿浸式微影制程。
此上述范例还可以有以下的各种变化。在一范例中，假如方法10是用于具主动与虚设图案的混合图案中，则主动图案的关键尺寸(CD)可包括一不大于90nm的线宽关键尺寸、一不大于120nm之间隔关键尺寸及/或一不大于120nm的孔洞关键尺寸。在另一范例中，方法10可应用在多重曝光制程，其包括单一光阻层或复数光阻层。在第三范例中，方法10可应用在多重曝光制程，其包括在多重曝光制程之后进行单一蚀刻制程。在第四范例中，可使用复数个蚀刻步骤，而任一蚀刻步骤可在单一曝光制程之后应用于晶圆上。在第五范例中，方法10可应用在各种制程中，例如线端缩短、移除至少一虚设闸极、修复缺掉的图案、减低密集与隔离图案之间不对等效应及/或其他制程。
请参阅图9所示，对于范例的目的，图3的晶圆28可展开而包括如图所示的基材910、介电层914及一底部抗反光涂层(以下称BARC层)920。
基材910可包括一个或数个绝缘体、导体及/或半导体层。举例来说，基材910可包括一元素半导体，例如结晶硅、多晶硅、非晶硅及/或锗；一化合物半导体，例如碳化硅及/或砷化镓；一合金半导体，例如SiGe、GaAsP、AlInAs、AlGaAs及/或GaInP。此外，基材910可包括一主体半导体，例如主体硅，以及一主体半导体可包括磊晶硅层。其也可包括一绝缘层上覆半导体基材，例如绝缘层上覆硅(SOI)基材，或一薄膜晶体管(电晶体)(TFT)基材。基材910也可包括一多硅基材或一多层化合物半导体基材。
介电层914可沉积于基材910的表面上。介电层914可由CVD、PECVD、ALD、PVD、旋涂式涂布法及/或其他制程来形成。介电层914可以是内金属介电层(IMD)，且其可包括低介电(low-k)材料、二氧化硅、聚硫亚氨、旋涂式玻璃(SOG)、氟化硅玻璃(FSG)、黑钻石(Black Diamond，美商应用材料的产品名称及商标)、干凝胶、气凝胶、氟化非晶碳及/或其他材料。
可使用各种技术沉积BARC层920于介电层914上，包括但不限制在旋涂式涂布法、PVD、CVD及/或其他制程。
在一范例中，BARC层920可吸收不慎穿过光阻层底部(未显示)的光线。为了执行光吸收，BARC层920可包括具有高消灭系数的材料及/或相当大的厚度。另一方面，BARC层920的高系数可导致BARC层的高反射比，其将会抵消BARC层920的有效性。因此，可得知BARC层920可拥有大概介于大约0.2至大约0.5之间的系数值，并且可拥有大约200nm的厚度。然而，需注意的是，本发明也可以是其他范围的系数值与厚度。
此外，一种索引相称方法(index matching approach)也可应用于BARC层920中。在这种方法下，BARC层920可包括具有符合光的一折射索引与厚度的材料。在操作时，一旦光照在BARC层920时，一部份光将会被反射。同时，另一部份光会进入BARC层920，并被转换成具有相位移之光，其将会干涉到从BARC层920反射之光的第一部份，因而造成光反射比降低。
可预期的是，BARC层920可同时使用光吸收与索引相称方法，借以达到预期结果。在一些例子中，若要移除BARC层920可能较难以达到，则BARC层920可仅遗留在介电层914上，以做为晶圆18的扩散阻障层。
在沉积光阻层之后，晶圆28可经过软烤步骤及双曝光制程(如以上方法10所述)。
随后，可使用额外的步骤，以形成一个完整的半导体元件。这些额外的步骤如熟习此技艺者所知，此处不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种形成一图案于一基材层上的方法，其特征在于其包括以下步骤进行一高精密微影制程，以提供至少一第一曝光制程制程于该基材层上；以及进行一低精密微影制程，以提供至少一第二曝光制程于该基材层上；借以形成该图案于该基材层上。
2.根据权利要求1所述的方法，其特征在于其中所述的高精密微影制程是湿浸式微影制程，而该低精密微影制程是干式微影制程。
3.一种半导体制造的微影方法，其特征在于其包括提供一第一光阻层给一晶圆；提供一第一罩幕给该晶圆；以湿浸式微影技术执行一第一曝光制程于该晶圆上，其中该第一曝光制程是利用该第一光阻层与该第一罩幕；以及以干式微影技术执行一第二曝光制程于该晶圆上，其中该第二曝光制程是利用该第一光阻层。
4.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第二曝光制程是在该第一曝光制程之前执行。
5.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的湿浸式微影技术的一数值孔隙大于约0.82。
6.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的湿浸式微影技术的一流体包括具有一PH值大于7的一流体。
7.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的湿浸式微影技术包括利用具有一波长不大于约250nm的一电磁源。
8.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第二曝光制程利用到一第二罩幕。
9.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第二曝光制程没有利用到一罩幕。
10.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第二曝光制程亦利用到一第二光阻层。
11.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第二曝光制程是使用相位移罩幕用于一开口印刷制程。
12.根据权利要求3所述的半导体制造的微影方法，其特征在于其中所述的第一与第二曝光制程之后，提供一次蚀刻制程于该晶圆上。
13.根据权利要求3所述的半导体制造的微影方法，其特征在于，在该第一与第二曝光制程制程之后，分别提供第一与第二蚀刻制程于该晶圆上。
14.一种半导体制造的双重曝光微影方法，其特征在于其包括提供一第一光阻层给一晶圆；提供一第一罩幕给该晶圆；以湿浸式微影技术执行一第一曝光制程于该晶圆上，其中该第一曝光制程是利用该第一光阻层与该第一罩幕，以及其中用于该湿浸式微影技术的一光束波长不大于193nm，以及其中该湿浸式微影技术的一数值孔隙大于0.75；以及以干式微影技术执行一第二曝光制程于该晶圆上，其中该第二曝光制程使用到一第二罩幕或不使用到罩幕。
15.一种形成一图案于一基材层上的方法，该基材上具有第一与第二功率区，其特征在于该方法包括利用一第一数值孔隙于该第一功率区上执行一第一湿浸式微影制程；利用一第二数值孔隙于该第二功率区上执行一第二湿浸式微影制程；以及借以经由该两个微影制程形成该图案于该层上。
16.根据权利要求15所述的形成一图案于一基材层上的方法，其特征在于其中所述的第一功率区中的一线宽/间隔等于或小于0.25um。
17.根据权利要求15所述的形成一图案于一基材层上的方法，其特征在于其中所述的第一湿浸式微影制程与该第二湿浸式微影制程是在一共同曝光机台中执行。
全文摘要
本发明是有关于一种形成图案于基材上的方法，包括进行一高精密微影制程，以提供至少一图案曝光制程于该基材层上，以及进行一低精密微影制程，以提供至少一图案曝光制程于该基材层上。该曝光制程可在任一步骤中完成，并且可包含额外曝光制程。该高精密微影制程可以是湿浸式微影制程，而该低精密微影制程可以是干式微影制程。此形成图案于基材上的方法可应用于制造更高密度的集成(积体)电路。
文档编号H01L21/027GK1924706SQ20061011213
公开日2007年3月7日 申请日期2006年8月11日 优先权日2005年8月31日
发明者陈桂顺, 林进祥, 鲁定中 申请人:台湾积体电路制造股份有限公司