射频测试键结构的制作方法

专利名称：射频测试键结构的制作方法
技术领域：
本发明涉及一种射频测试键结构，特别是一种可设置在切割道中的射频 测试一建结构。
背景技术：
在通信系统高度发展的现代化信息社会之中，无线电通讯已被广泛运用 于人与人之间的日常生活沟通上，人们能通过方便的无线电装置随时随地进行信息交换、经验分享与意见沟通。随着无线电被广泛地运用，各式各样的无线电产品不断地推陈出新。在 无线电设备的制造工艺中，为维持产品品质的稳定，因此必须针对所生产的射频元件(radio frequency device)持续进行线上测试。其于晶片的切割道或于 监控片(monitor wafer)表面制作多个测试键(test key)结构，即在进行晶粒上射 频元件的各项半导体制造工艺的同时，便采用相同的步骤于晶片的切割道或 于监控片表面制作测试用元件，来模拟晶粒上的相同工艺。然后再利用探针 (probe)等测试装置接触测试键，量测测试元件的各项参数，以测试结果作为 检视制造工艺是否正常的指标并监控各工艺步骤是否具有缺陷，进而有效控制产品品质。请参考图1,图1为传统射频测试键的示意图。如图1所示，射频测试 键10包括基底12、底部金属层与顶部金属层。基底12上包括待测元件 (device under test, DUT) 18，侈'H口金属氧4b半导体(metal画oxide semiconductor, MOS)晶体管。待测元件18具有四个连接端，依图中前、右、后、左的顺序 分别为栅极连接端182、源极连接端184、漏极连接端186与基底连接端188, 并分别电连接至待测元件18的栅极、源极、漏极与基底。底部金属层由前 区块142、右区块144、后区块146与左区块148所构成。前区块142、右区 块144、后区块146与左区块148环绕于待测元件18四周，并分别接攘于对 应的栅极连接端182、源极连接端184、漏极连接端186与基底连接端188。 其中，前区块142与后区块146上分别定义有前信号垫14a与后信号垫14b， 用来与探针电连接。顶部金属层位于底部金属层上方，且顶部金属层与底部金属层之间另设有介电层(图未示)。顶部金属层包括右金属片164与左金属片168，分别利 用导电插塞(via plug)穿过介电层(图未示)以分别电连接至底部金属层的右区 块144与左区块148。右金属片164与左金属片168各为狭长的金属片，平 行于第一方向1。在右金属片164的前后二端各定义有接地垫164a与接地垫 164b，在左金属片168的前后二端各定义有接地垫168a与接地垫168b，使 得接地垫168a、前信号垫14a与接地垫164a垂直于第一方向1而排列成前 排连接区域，并使得接地垫168b、后信号垫14b与接地垫164b垂直于第一 方向1而排列成后排连接区域。如此一来，探针卡的探针就可分别接触于射 频测试键10的前排连接区域与后排连接区域，进行待测元件18的测试。然而，由于传统射频测试键10的结构设计所占的宽幅过大，无法设置 在切割道中，而增加制造工艺与测试的困难，因此现有技术衍生出一种位于 切割道的射频测试键。请参考图2，图2为现有射频测试键的示意图。如图 2所示，射频测试键20包括基底22、至少四条金属连线242、 244、 246、 248 与六个矩形金属垫261、 262、 263、 264、 265、 266。基底22上包括待测元 件28，待测元件28的四边分别具有栅极连接端282、源极连接端284、漏极 连接端286与基底连接端288，并分别电连接至待测元件28的栅极、源极、 漏极与基底。其中，金属连线242、 244、 246、 248与矩形金属垫261 、 262、 263、 264、 265、 266是利用多重金属内连线工艺制备，且六个矩形金属垫 261、 262、 263、 264、 265、 266呈单行排列而平行设置在切割道区域30内， 由左至右依次为接地垫261、信号垫262、接地垫263、接地垫264、信号垫 265与接地垫266，用来与探针电连接。金属连线242用来电连接信号垫262 与栅极连接端282、金属连线244用来电连接接地垫266与源极连接端284、 金属连线246用来电连接信号垫265与漏极连接端286，而金属连线248则 是用来电连接接地垫261与基底连接端288。现有射频测试键20利用细长的金属连线进行电连接，由于导体的电阻 与截面积成反比，因此细长的金属连线会明显地增加射频测试一建20的内部 电阻，使得射频测试键20的测试结果与实际射频元件的测试结果差异过大。 如此一来，即使现有射频测试键20可设置在切割道区域30中，但却无法正 确地模拟出射频元件的电子特性，失去射频测试键20的准确性
发明内容
据此，本发明的主要目的在于提供一种射频测试键结构，以解决现有技 术无法克服的难题，进而提高射频测试键结构的准确性。根据本发明的权利要求，本发明提供一种位于切割道区域的射频测试键 结构，包括基底、待测元件与至少二个金属层。基底上定义有至少一个切割 道区域。待测元件位于基底上的切割道区域内，包括至少二个信号连接端与 至少二个接地连接端。金属层位于切割道区域内，包括底部金属层位于基底 上方，与顶部金属层位于底部金属层上方。顶部金属层为成片的金属垫，其 上定义有至少二个信号垫区域与至少二个接地垫区域，信号垫区域电连接至 待测元件的信号连接端，接地垫区域电连接至待测元件的接地连接端。信号 垫区域与接地垫区域呈单行排列而平行于切割道区域，且顶部金属层包括绝 缘开口位于前述二个信号垫区域与前述二个接地垫区域之间以及前述二个 信号垫区域彼此之间，使前述二个信号垫区域与前述二个接地垫区域分隔， 并使前述二个信号垫区域彼此分隔。由于本发明的射频测试键结构的信号垫区域与接地垫区域呈单行排列， 因此可设置在切割道区域中。此外，射频测试4建结构的底部金属层与顶部金 属层都具有大面积的接地金属区域，因此可形成电磁屏蔽，保护射频测试键 结构不受外部电磁干扰，进而提高射频测试键结构的准确性。为了使本发明的特征及技术内容更加明显和更易于理解，下面将结合附 图详细地描述本发明。然而附图仅供参考与辅助说明用，并非用来对本发明 加以限制。


图1为传统射频测试键的示意图。图2为现有射频测试键的示意图。图3为本发明第一优选实施例射频测试键结构电路布局的示意图。图4为图3所示射频测试键结构的俯视示意图。图5为本发明第二优选实施例射频测试键结构电路布局的示意图。图6为本发明第三优选实施例射频测试键结构电路布局的示意图。简单符号说明 1第一方向10射频测试键12基底14a前信号垫14b后信号垫18《寺测元件20射频测试键22基底28待测元件30切割道区域50射频测试键结构52基底54底部金属层56内部金属层58顶部金属层62待测元件70射频测试键结构72基底74底部金属层76内部金属层78顶部金属层82待测元件142前区块144右区块146后区块148左区块164右金属片164a接地垫164b接地垫168左金属片168a接地垫168b接地垫182栅极连接端184源极连接端186漏才及连接端188基底连接端242金属连线244金属连线246金属连线248金属连线261接地垫262信号垫263接地垫264接地垫265信号垫266接地垫282栅极连接端284源极连接端286漏极连接端288基底连接端522晶粒区域524切割道区域526狭长测试区域542容置开口561区块563区块564区块566区块568外框581接地垫区域582信号垫区域583接地垫区域 584接地垫区域585信号垫区域586接地垫区域588框形结构622接地连接端624信号连接端626接地连接端628信号连接端642第一绝缘开口644第二绝缘开口646第三绝缘开口722晶粒区域724切割道区域726狭长测试区域742容置开口761区块766区块781接地垫区域782信号垫区域785信号垫区域786接地垫区域788框形结构822接地连接端824信号连接端826接地连接端828信号连接端842绝缘开口具体实施方式
请参考图3与图4,图3为本发明第一优选实施例射频测试键结构各层 元件电路布局的示意图，而图4为图3所示的射频测试键结构的俯视示意图。 如图3与图4所示，射频测试键结构50由下而上包括基底52、底部金属层 54、至少一个内部金属层56与顶部金属层58。基底52可以为部分的晶片、 硅覆绝缘层(silicon-on-insulator, SOI)或应变硅(strained silicon)等包括多晶 硅、掺杂多晶硅等材料的半导体基底。而且，基底52上定义有多个晶粒区 域522与至少一个切割道区域524位于晶粒区域522之间。基底52的切割 道区域524具有狭长测试区域526，作为射频测试键结构50的预定位置。基底52的狭长测试区域526上可包括待测元件62，在本第一优选实施 例中，待测元件62为射频元件，例如MOS晶体管或是MOS晶体管的等效 电路。待测元件62的四边具有四个连接端，依图中前、右、后、左的顺序 分别为接地连接端622、信号连接端624、接地连接端626与信号连接端628， 并分别电连接至待测元件62的源极、漏极、基底52与栅极。底部金属层54位于基底52上方的狭长测试区域526内，本质上为狭长 的矩形金属片，且可电连接至接地点(图未示)。底部金属层54具有容置开口
542，用以暴露出待测元件62的信号连接端624与信号连接端628,且底部 金属层54还与待测元件62的接地连接端622、接地连接端626相接触，由 此电连接至待测元件62的源极与基底52。顶部金属层58为成片的金属垫，位于狭长测试区域526内的底部金属 层54上，本质上为狭长的矩形金属片。在本第一优选实施例中，顶部金属 层58上定义有二个信号垫区域与四个接地垫区域，呈单行排列而平行于狭 长测试区域526，由左至右依次为接地垫区域581、信号垫区域582、接地垫 区域583、接地垫区域584、信号垫区域585与接地垫区域586(G-S-G-G-S-G)， 用来与测试的探针电连接。根据相对位置做区分，接地垫区域581与接地垫 区域586为边缘接地垫区域，而接地垫区域583与接地垫区域584为中央接 地垫区域。此外，本第一优选实施虽以八角形的信号垫区域582、 585与接 地垫区域581、 583、 584、 586为例进行图示说明，但并不以此为限制，信 号垫区域582、 585与接地垫区域581、 583、 584、 586的形状可为矩形、六 角形、八角形或圆形等任意的几何形状，尤以愈接近圆形的信号垫区域与接 地垫区域具有愈好的电性效果，其皆应属本发明的涵盖范围。顶部金属层58包括至少一个绝缘开口，位于信号垫区域582、 585与接 地垫区域581、 583、 584、 586之间以及信号垫区域582、 585彼此之间，使 信号垫区域582、 585与接地垫区域581、 583、 584、 586分隔，并使信号垫 区域582、 585彼此分隔。例如此处顶部金属层58包括第一绝缘开口 642， 第一绝缘开口 642环绕在信号垫区域582、 585与接地垫区域583、 584周围， 并且通过接地垫区域583、 584之间。因此，第一绝缘开口 642可在顶部金 属层58内电分离接地垫区域581与信号垫区域582、电分离接地垫区域581 与信号垫区域585、电分离接地垫区域586与信号垫区域582、并且电分离 接地垫区域586与信号垫区域585。如图所示，第一绝缘开口 642可使顶部 金属层58的边缘区域构成框形结构588，接地垫区域581与接地垫区域586 可通过框形结构588而彼此电连接，并使得顶部金属层588邻接于待测元件 62的部分呈现由边缘至待测元件62渐缩状。除了第一绝缘开口 642，顶部 金属层58还包括第二绝缘开口 644与第三绝缘开口 646。第二绝缘开口 644 环绕在接地垫区域583周围，用以在顶部金属层58内电分离接地垫区域583 与信号垫区域582。第三绝缘开口 646环绕在接地垫区域584周围，用以在 顶部金属层58内电分离接地垫区域584与信号垫区域585。
如此一来，信号垫区域582与信号垫区域585便可通过大面积的顶部金 属层58而分别电连接至待测元件62的信号连接端624与信号连接端628， 而不会与接地垫区域581、 583、 584、 586电接触，更不会因为复杂而狭窄 的连接线路而使射频测试键结构50的测试结果偏离了待测元件62本身的电 子特性。尤其注意的是，顶部金属层588邻接于待测元件62的部分呈现渐 缩状，而非急剧地锐减。截面积锐减会导致射频测试键结构的电阻值增加， 而降低射频测试键结构的准确性。换句话说，由于顶部金属层588的结构呈 现渐缩状，因此本发明可提高射频测试键结构50在测试时的准确性。底部金属层54与顶部金属层58之间可包括至少一个内部金属层56,内 部金属层56的数量与结构可视晶粒产品的设计与待测元件62的特性而定， 例如愈高频的待测元件62可使用愈多层内部金属层56,而且在底部金属层 54、各内部金属层56与顶部金属层58之间可分别包括介电层，用以避免各 金属层互相电影响。现以单一内部金属层56为例，内部金属层56包括区块 561、区块563、区块564与区块566，分别对应至顶部金属层58的接地垫 区域581、接地垫区域583、接地垫区域584与接地垫区域586。区块561、 区块563、区块564与区块566之上利用多个导电插塞(图未示)穿过介电层(图 未示)而分别电连接至相对应的接地垫区域581、接地垫区域583、接地垫区 域584与接地垫区域586。区块561、区块563、区块564与区块566之下则 利用多个导电插塞(图未示)穿过介电层而电连接至底部金属层54。除了区块561、区块563、区块564与区块566之外，内部金属层56也 可包括外框，如图5所示的本发明第二优选实施例，外框568对应于顶部金 属层58的框形结构588而设置，提供射频测试键结构50更完善的电磁屏蔽 与保护。其中，区块561、区块563、区块564、区块566与外框568皆为金 属材料。鉴此，信号垫区域582与信号垫区域585可通过顶部金属层58而分别 电连接至待测元件62的信号连接端624与信号连接端628。接地垫区域581、 接地垫区域583、接地垫区域584与接地垫区域586则电连接至待测元件62 的接地连接端622、接地连接端626与接地点。如此一来，探针卡的探针就 可接触于射频测试键结构50的信号垫区域582、585与接地垫区域581、583、 584、 586，进行待测元件62的测试。请参考图6,图6为本发明第三优选实施例射频测试键结构的各层元件 的电路布局的示意图。如图6所示，射频测试键结构70包括基底72、底部 金属层74、至少一个内部金属层76与顶部金属层78。基底72可以为晶片， 定义有多个晶粒区域722，与至少一个切割道区域724位于晶粒区域722之 间。基底72的切割道区域724具有狭长测试区域726，作为射频测试键结构 70的预定位置。基底72的狭长测试区域726上可包括待测元件82，待测元件82为射频 元件，例如MOS晶体管或是MOS晶体管的等效电路。待测元件82的四边 具有四个连接端，分别为接地连接端822、信号连接端824、接地连接端826 与信号连接端828,并分别电连接至待测元件82的源极、漏极、基底72与 栅极。底部金属层74位于基底72上方的狭长测试区域726内，本质上为狭长 的矩形金属片，且可电连接至接地点(图未示)。底部金属层74具有容置开口 742，用以暴露出待测元件82的信号连接端824与信号连接端828。底部金 属层74与待测元件82的接地连接端822、接地连接端826相接触，由此电 连接至待测元件82的源极与基底72。顶部金属层78为成片的金属垫，位于狭长测试区域726内的内部金属 层76上，本质上为狭长的矩形金属片。本实施例的顶部金属层78上定义有 二个信号垫区域与二个接地垫区域，呈单行排列而平行设置在狭长测试区域 726内，由左至右依次为接地垫区域781、信号垫区域782、信号垫区域785 与接地垫区域786(G-S-S-G)，用来与测试的探针电连接。信号垫区域782、 785与接地垫区域781、 786的形状可为矩形、六角形、八角形或圓形，依结 构需要而定，此处以八角形的信号垫区域782、 785与接地垫区域781、 783、 784、 786为例进行说明。顶部金属层78包括至少一个绝缘开口，位于信号垫区域782、 785与接 地垫区域781、 786之间以及信号垫区域782、 785彼此之间，使信号垫区域 782、 785与接地垫区域781、 786分隔，并使信号垫区域782、 785彼此分隔。 例如此处顶部金属层78包括绝缘开口 842，绝缘开口 842延伸而环绕在信号 垫区域782周围与信号垫区域785周围，可在顶部金属层78内电分离接地 垫区域781与信号垫区域782、电分离接地垫区域781与信号垫区域785、 电分离接地垫区域786与信号垫区域782、并且电分离接地垫区域786与信 号垫区域785。此外，绝缘开口 842使顶部金属层78的边缘区域构成框形结
构788，接地垫区域781与接地垫区域786可通过框形结构788而彼此电连 接。由于顶部金属层788邻接于待测元件82的部分呈现由边缘至待测元件 82渐缩状，因此本发明可提高射频测试键结构50的准确性。内部金属层76包括区块761与区块766，分别对应至顶部金属层78的 接地垫区域781与接地垫区域786。区块761与区块766之上利用多个导电 插塞(图未示)电连接至对应的接地垫区域781与接地垫区域786。区块761 与区块766之下则利用多个导电插塞(图未示)电连接至底部金属层74。除了 区块761与区块766之外，内部金属层76也可另包括外框(图未示)，外框相 对应于顶部金属层78的框形结构788而设置，提供对射频测试键结构70更 进一步的保护。其中，区块761、区块766与外框皆为金属材料。因此，信号垫区域782与信号垫区域784可通过顶部金属层78而分别 电连接至待测元件82的信号连接端824与信号连接端828。接地垫区域781 与接地垫区域786则电连接至待测元件82的接地连接端822、接地连接端 826与接地点。如此一来，探针卡的探针就可接触于射频测试键结构70的信 号垫区域782、 785与接地垫区域781、 786，进行待测元件82的测试。另外，本发明的射频测试键结构还可具备不同的形态，以配合不同待测 元件的结构与不同规格或功能的探针卡的探针配置，例如第四优选实施例射频测试键结构包括二个信号垫区域与二个接地垫区 域，排列由左至右依次为信号垫区域、接地垫区域、接地垫区域与信号垫区 域(S-G-G誦S);第五优选实施例射频测试键结构包括二个信号垫区域与二个接地垫区 域，排列由左至右依次为信号垫区域、接地垫区域、信号垫区域与接地垫区 域(S-G-S-G);第六优选实施例射频测试键结构包括二个信号垫区域与三个接地垫区 域，排列由左至右依次为接地垫区域、信号垫区域、接地垫区域、信号垫区 域与接地垫区域(G-S-G-S-G)。特别注意的是，上述各实施例的待测元件可以替换为其他测试元件，例 ^口替换为断路元件(open component)、杀豆路元4牛(short component)或通路元寸牛 (through component)。断路元件、短路元件或通路元件的四边同样具有四个 连接端，可电连接至射频测试键结构的信号垫区域与接地垫区域。然而，在 断路元件内，四个连接端彼此不电连接，以形成断路的电路。在短路元件内，14
四个连接端可利用导线直接电连接，以形成短路的电路。在通路元件内，与 射频测试键结构的信号垫区域相电连接的二个连接端可利用导线直接电连 接，而与射频测试键结构的接地垫区域相电连接的二个连接端则不电连接。举例说明，当进行MOS晶体管的测试时，可同时制作具有MOS晶体 管的射频测试键结构与具有短路元件的射频测试键结构。之后，利用探针测 量具有MOS晶体管的射频测试键结构与具有短路元件的射频测试键结构， 再用二个射频测试键结构的测试数据进行比对与计算，以得到所测量的MOS 晶体管的电子特性。由于顶部金属层的信号垫区域与接地垫区域呈单行排列而平行于狭长 测试区域，因此本发明的射频测试键结构便可设置在切割道等狭长区域中， 既可在制造工艺中进行即时测试，又不会占据过多的晶粒区域的空间。此外，由于信号垫区域利用大面积的顶部金属层电连接至待测元件，因 此可利用射频测试键结构而正确地测得射频元件的电子特性，避免因复杂而 狭窄的连接线路导致射频测试键结构扭曲了待测元件的电子特性，而使待测 元件的测试结果改变。另一方面，由于底部金属层、内部金属层与顶部金属层可彼此电连接， 并且电连接至接地点，因此可使整个射频测试键结构构成立体的电磁屏蔽。 尤其底部金属层与顶部金属层都为大面积的金属结构，且顶部金属层又具有 框形结构来隔离外部电子信号，因此本发明的射频测试^T定结构可提供良好的 电磁屏蔽，保护射频测试键结构不受外部电磁干扰，进而提高射频测试键结 构的准确性。尤其注意的是，本发明所述的内部金属层为选择性的元件，换 句话说，本发明的射频测试键结构也可不具备内部金属层，而是利用多个导 电插塞使顶部金属层的接地垫区域电连接至底部金属层，构成立体的电磁屏 蔽。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修_饰，皆应属本发明的涵盖范围。
权利要求
1.一种位于切割道区域的射频测试键结构，包括基底，该基底上定义有至少一个切割道区域；待测元件，位于该基底上的该切割道区域内，包括至少二个信号连接端与至少二个接地连接端；和至少二个金属层，位于该切割道区域内，该些金属层包括底部金属层位于该基底上方，与顶部金属层位于该底部金属层上方，该顶部金属层为成片的金属垫，其上定义有至少二个信号垫区域与至少二个接地垫区域，该些信号垫区域电连接至该待测元件的该些信号连接端，该些接地垫区域电连接至该待测元件的该些接地连接端，该些信号垫区域与该些接地垫区域呈单行排列而平行于该切割道区域，且该顶部金属层包括至少一个绝缘开口位于该些信号垫区域与该些接地垫区域之间以及该些信号垫区域彼此之间，使该些信号垫区域与该些接地垫区域分隔，并使该些信号垫区域彼此分隔。
2. 如权利要求1所述的射频测试键结构，其中该些信号垫区域与该些接 地垫区域的排列由左至右依次为该信号垫区域、该接地垫区域、另一该信号 垫区域与另 一该接地垫区域。
3. 如权利要求1所述的射频测试键结构，其中该些信号垫区域与该些接 地垫区域的排列由左至右依次为该信号垫区域、该接地垫区域、另一该接地 垫区域与另 一该信号垫区域。
4. 如权利要求1所述的射频测试键结构，其中该些信号垫区域与该些接 地垫区域的排列由左至右依次为该接地垫区域、该信号垫区域、另一该信号 垫区域与另 一该接地垫区域。
5. 如权利要求1所述的射频测试键结构，其中该顶部金属层上定义有二 个信号垫区域与三个接地垫区域，该些信号垫区域与该些接地垫区域的排列 由左至右依次为该接地垫区域、该信号垫区域、该接地垫区域、另一该信号 垫区域与另一该接地垫区域。
6. 如权利要求1所述的射频测试键结构，其中该顶部金属层上定义有二 个信号垫区域与四个接地垫区域，该些信号垫区域与该些接地垫区域的排列 由左至右依次为该接地垫区域、该信号垫区域、该接地垫区域、该接地垫区 域、另一该信号垫区域与另一该接地垫区域。
7. 如权利要求1所述的射频测试键结构，其中该些接地垫区域通过多个 导电插塞与该底部金属层而电连接至该待测元件的该些接地连接端。
8. 如权利要求1所述的射频测试键结构，其中该些信号垫区域通过该顶 部金属层而电连接至该待测元件。
9. 如权利要求1所述的射频测试键结构，其中该顶部金属层具有框形结 构，该些接地垫区域通过该顶部金属层的该框形结构互相电连接。
10. 如权利要求1所述的射频测试键结构，其中该底部金属层包括狭长 的矩形金属片。
11. 如权利要求1所述的射频测试键结构，其中该些金属层还包括至少 一个内部金属层，位于该顶部金属层与该底部金属层之间，电连接该些接地 垫区域与该底部金属层。
12. 如权利要求1所述的射频测试键结构，其中该绝缘开口延伸而环绕 在各该信号垫区域周围。
13. 如权利要求6所述的射频测试键结构，其中该些接地垫区域由左至 右分别为边缘接地垫区域、中央接地垫区域、中央接地垫区域与边缘接地垫 区域，该顶部金属层总共具有三个该绝缘开口， 二个该绝缘开口分别环绕在 各该中央接地垫区域周围，而另 一该绝缘开口环绕在该些信号垫区域与该些 中央接地垫区域周围，并且通过该些中央接地垫区域之间。
14. 如权利要求1所述的射频测试键结构，其中该绝缘开口使得该顶部 金属层邻接于该待测元件的部分呈现由边缘至该待测元件渐缩状。
15. —种射频测试键结构，包括 基底，该基底上定义有狭长测试区域； 待测元件，位于该基底上方的该狹长测试区域内；底部金属层，位于该基底上方的该狭长测试区域内，且该底部金属层具 有容置开口，以暴露出部分的该待测元件；和顶部金属层，位于该狭长测试区域内的该底部金属层上方，该顶部金属 层为成片的金属垫，其上定义有至少二个信号垫区域与至少二个接地垫区 域，该些信号垫区域与该些接地垫区域呈单行排列而平行于该狭长测试区 域，该些接地垫区域电连接至该底部金属层，且该顶部金属层包括至少一个 绝缘开口位于该些信号垫区域与该些接地垫区域之间以及该些信号垫区域 彼此之间，使该些信号垫区域与该些接地垫区域分隔，并使该些信号垫区域　彼此分隔。
16. 如权利要求15所述的射频测试键结构，其中该些信号垫区域与该些 接地垫区域的排列由左至右依次为该信号垫区域、该接地垫区域、另一该信 号垫区域与另 一该接地垫区域。
17. 如权利要求15所述的射频测试键结构，其中该些信号垫区域与该些 接地垫区域的排列由左至右依次为该信号垫区域、该接地垫区域、另一该接 地垫区域与另 一该信号垫区域。
18. 如权利要求15所述的射频测试键结构，其中该些信号垫区域与该些 接地垫区域的排列由左至右依次为该接地垫区域、该信号垫区域、另一该信 号垫区域与另 一该接地垫区域。
19. 如权利要求15所述的射频测试键结构，其中该顶部金属层上定义有 二个信号垫区域与三个接地垫区域，该些信号垫区域与该些接地垫区域的排 列由左至右依次为该接地垫区域、该信号垫区域、该接地垫区域、另一该信 号垫区域与另 一该接地垫区域。
20. 如权利要求15所述的射频测试键结构，其中该顶部金属层上定义有 二个信号垫区域与四个接地垫区域，该些信号垫区域与该些接地垫区域的排 列由左至右依次为该接地垫区域、该信号垫区域、该接地垫区域、该接地垫 区域、另一该信号垫区域与另一该接地垫区域。
21. 如权利要求15所述的射频测试键结构，其中该些接地垫区域通过多 个导电插塞与该底部金属层而电连接至该待测元件。
22. 如权利要求15所述的射频测试键结构，其中该些信号垫区域通过该 顶部金属层而电连接至该待测元件。
23. 如权利要求15所述的射频测试键结构，还包括至少一个内部金属 层，位于该顶部金属层与该底部金属层之间，电连接该些接地垫区域与该底 部金属层。
24. 如权利要求15所述的射频测试键结构，其中该些接地垫区域与该底 部金属层电连接至接地点，使该顶部金属层与该底部金属层构成电磁屏蔽。
25. 如权利要求24所述的射频测试键结构，其中该顶部金属层具有框形 结构，该些接地垫区域通过该顶部金属层的该框形结构互相电连接，使该顶 部金属层的该框形结构与该底部金属层构成该电磁屏蔽。
26. 如权利要求15所述的射频测试键结构，其中该绝缘开口延伸而环绕　 在各该信号垫区域周围。
27. 如权利要求20所述的射频测试键结构，其中该些接地垫区域由左至 右分别为边缘接地垫区域、中央接地垫区域、中央接地垫区域与边缘接地垫 区域，该顶部金属层总共具有三个该绝缘开口， 二个该绝缘开口分别环绕在 各该中央接地垫区域周围，而另 一该绝缘开口环绕在该些信号垫区域与该些 中央接地垫区域周围，并且通过该些中央接地垫区域之间。
28. 如权利要求15所述的射频测试键结构，其中该绝缘开口使得该顶部 金属层邻接于该待测元件的部分呈现由边缘至该待测元件渐缩状。
全文摘要
本发明提供一种射频测试键结构，包括基底、底部金属层与顶部金属层。基底上定义有狭长测试区域，底部金属层位于狭长测试区域内，且底部金属层具有容置开口，以暴露出部分的待测元件。顶部金属层为成片状的金属垫，位于狭长测试区域内的底部金属层上方，其中定义有至少二个信号垫区域与至少二个接地垫区域。信号垫区域与接地垫区域呈单行排列而平行于狭长测试区域。据此，本发明的射频测试键结构可设置在切割道中，并获得精确的测试结果。
文档编号H01L23/544GK101165889SQ20061013624
公开日2008年4月23日 申请日期2006年10月19日 优先权日2006年10月19日
发明者李岳勋, 郭慈蕙, 陈正雄 申请人:联华电子股份有限公司