专利名称：半导体器件的形成方法及半导体器件的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法 及半导体器件。
背景技术：
随着超大规模集成电路的迅速发展，芯片的集成度越来越高，器件的尺 寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结 果的影响也日益突出。
在金属氧化物半导体场效应晶体管(MOSFET)中，当器件尺寸缩小至 65nm以下时，晶片表面的一些不平整，如因源/漏极表面的凹陷，都会对器件 的性能及工作速度产生明显影响，而采用现有的制作工艺制作的MOSFET器 件，位于源/漏区的晶片表面常会存在凹陷。
图1A至1E为说明现有的半导体器件制作方法的器件剖面图，如图1A 所示，在衬底101上生长一层栅氧化层102和一层多晶硅层103;然后，如图 1B所示，光刻出栅极图形后，对多晶硅层103和栅氧化层102进行刻蚀，形 成多晶硅栅极，但在本步刻蚀工艺中，易对曝露的硅表面造成一定的损伤， 表现为在栅极两侧的硅表面形成了凹陷110，尤其在刻蚀工艺控制不佳时，这 一凹陷问题会更为严重，通常本步形成的凹陷110的深度约在5至IOA左右， 且该凹陷的程度会随着后续工艺的进行变得更加严重。
形成栅极后，如图1C所示，沉积一层侧壁介质层104,其通常可以为氧 化硅和/或氮化硅材料；再接着，如图1D所示，对侧壁介质层104进行刻蚀， 形成栅极侧壁层，本步中，位于栅极侧壁层两侧的衬底表面易的凹陷110会 被进一步放大，在凹陷IIO的基础上再形成凹陷120，最终形成的凹陷总深度 可达50A左右。形成栅极侧壁层后，以栅极及其侧壁层为掩膜进行离子注入， 形成源/漏掺杂区，并在器件电接触处形成金属硅化物。如图1E所示，由于栅 极及其侧壁层两侧的凹陷110和120位于源/漏极所在的衬底之处，在该位置 处由离子注入形成的源/漏极107、 108，及其上的金属硅化物130必然也随衬 底表面凹陷，导致源/漏区与栅极下方的沟道不处于一个水平面上，这对器件 的性能不利。
尤其对于小尺寸器件，因其源/漏极之间的距离更小，其对于栅极两侧形 成源/漏极珪表面的凹陷更加敏感，上述在栅极两侧的衬底表面处出现的凹陷
110和120,使得器件的源/漏极低于了栅极下方的沟道，这会导致小尺寸器件 的多个性能参数，如栅极与源/漏极间的寄生电容、器件的源/漏区电阻、器件 的驱动电流、器件的工作速度等，发生明显变化，并最终导致器件整体性能 的下降。
为了填补在制作过程中出现在晶片表面的凹陷，申请号为97199089.1的中 国专利申请公开了 一种填补晶片表面凹陷的方法，但是该方法是利用正硅酸 四乙酯(TEOS)生长氧化硅进行晶片表面的平整处理的，且其所适用的是表 面具有氧化硅的晶片表面，该方法显然不能用于弥补上述源/漏极位置处衬底 表面的凹陷。
发明内容
本发明提供一种半导体器件的形成方法，由该方法形成的半导体器件的 源/漏区的凹陷的情况可以得到有效缓解，改善了本发明的半导体器件的性能。 本发明提供的一种半导体器件的形成方法，包括步骤 提供衬底；
在所述衬底上形成栅氧化层； 在所述栅氧化层上形成多晶硅层； 刻蚀所述多晶硅层和栅氧化层，形成栅极； 在所述衬底和栅极上沉积具有压应力的应力层； 去除所述应力层。
其中，所述应力层具有的应力在-100MPa至-500MPa之间，且所述应 力层可以为氮化硅层或氮氧化硅层，其厚度大约在500至5000A之间。
其中，所述应力层由化学气相沉积方法形成，由干法刻蚀方法或湿法腐 蚀方法或两种方法的结合方法去除。
此外，该半导体器件的形成方法在去除所述应力层后还可以包括步骤
在所述衬底和栅极上沉积侧壁介质层；
刻蚀所述側壁介质层，形成栅极侧壁层。
本发明具有相同或相应技术特征的一种半导体器件，包括衬底和栅极， 其中，所述栅极两侧的衬底表面不低于所述栅极下方的衬底表面。且所述栅
极两侧的衬底表面高出栅极下方的衬底表面0至50A。
此外，该半导体器件还可以包括在所述栅极的侧壁处形成的栅极側壁层， 在所述栅极和棚、极侧壁层的两侧形成的源/漏极，以及在所述栅极、源/漏极上 形成的金属硅化物
与现有技术相比，本发明具有以下优点
本发明提供的半导体器件的形成方法，在刻蚀多晶硅形成栅极后，增加 了一步生长、去除应力层的步骤，该应力层具有压应力，其的生长可以令衬 底表面的晶格发生纵向变长的形变，即使将该应力层去除后，该衬底表面的 这一形变仍可得到保留，从而可以实现栅极两侧的村底表面升高，不再低于 栅极下方衬底的表面，改善了半导体器件易在源/漏区出现凹陷的情况。
利用本发明的器件形成方法制作的半导体器件，其栅极两侧源/漏极所在 的村底表面不再低于栅极下方的村底表面(沟道所在位置)，有效提高了器件 的性能。
图1A至1E为说明现有的半导体器件制作方法的器件剖面图； 图2A至2G为说明本发明的具体实施例的器件剖面图； 图3为说明本发明的具体实施例的流程图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。
本发明的处理方法可^^皮广泛地应用到许多应用中，并且可利用许多适当 的材料制作，下面是通过较佳的实施例来加以说明，当然本发明并不局限于 该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在 本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为 了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此 作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的 三维空间尺寸。
利用现有的器件制作方法形成的半导体器件，易在其栅极两侧的源/漏区 处形成凹陷，使得器件源/漏区与栅极下方的沟道不在一个水平面上，导致器
件的工作特性发生变化，影响了器件的多个性能参数。尤其对于小于65nm的 器件，这一凹陷对其性能的影响更为严重。
本发明提出了一种半导体器件的形成方法，该方法在刻蚀形成栅极后， 生长了一层应力层，通常此时的应力层具有的是压应力，该压应力层可以使 与其相连的衬底的晶格结构发生变化一一晶格横向变细、纵向变长，即使随 后将该应力层去除，衬底晶格结构的上述变化也仍会保留下来，结果表现为 栅极两侧的村底表面相对于栅极下方的衬底表面有所提升。
图2A至2G为说明本发明的具体实施例的器件剖面图，图3为说明本发 明的具体实施例的流程图，下面结合图2A至2G和图3对本发明的半导体器 件形成方法的具体实施例进行详细介绍。
图2A为沉积栅极材料后的器件剖面图，如图2A所示，首先，提供衬底 (S301),然后，在村底101上生长一层栅氧化层102和一层多晶硅层103 (S302 ),该栅氧化层102通常是利用热氧化法形成，多晶硅层103通常是利 用化学气相沉积的方法形成。
图2B为刻蚀形成栅极后的器件剖面图，沉积多晶硅层后，利用光刻技术 在多晶硅层上定义出栅极图形，然后，再利用干法刻蚀方法对多晶硅层103 和栅氧化层102进行刻蚀，形成多晶硅栅极(S303 )。为了避免干法刻蚀对衬 底表面的损伤过大，有时会先利用干法刻蚀方法刻蚀未被光刻胶保护的多晶 硅层，再利用湿法腐蚀去除未被保护的栅氧化硅层，但即使利用这种干法刻 蚀与湿法腐蚀结合的方法，也不可避免地会损伤部分未被保护的衬底101，另 外，在随后进行的光刻胶去除工艺中(灰化、湿法腐蚀等)，曝露的村底也会 受到一定的损伤，结果如图2B所示，刻蚀多晶硅后，在栅极两侧的衬底表面 形成了凹陷110,该凹陷110的深度通常会达到5至IOA左右，如果本步刻蚀 (包括干法刻蚀和湿法腐蚀)工艺中对工艺条件的控制精确度不够高，这一 凹陷问题会更为严重。另外，这一衬底表面凹陷的程度会随着后续工艺的进 行变得更加严重。
为此，本发明的半导体器件形成方法，在刻蚀形成栅极后，增加了一步 生长应力层的步骤。图2C为形成应力层后的器件剖面图，如图2C所示，在 刻蚀形成栅极后，在衬底上沉积了一层应力层201 (S304),该应力层具有压 应力，可以是氮化硅、氮氧化硅、氧化硅、氮化钛等各种材料，通常可以利
用化学气相沉积的方法形成。本实施例中要求该应力层的应力大小在-ioo至
-400 MPa之间，如为-200MPa。由于应力的大小是随着应力层厚度的增加 而增大的，为达到这一应力要求，该应力层的厚度不能过薄， 一般可以设置 在500至5000A之间，如为3000A。通过调整化学气相沉积的工艺条件，如 反应气体流量、反应腔室的压力、温度等，来调节所生成的应力层具有的应 力种类及应力大小是本领域的普通技术人员所熟知的，在此不再赘述。该应 力层对位于栅极两侧的衬底的应力作用较大，会导致曝露的衬底的晶格结构 发生明显变化。
接着，再将该应力层去除(S305 )，图2D为去除应力层后的器件剖面图， 如图2D所示，当该应力层去除后，由于衬底的晶格结构已因该应力层的生长 而发生了变化，即使该应力层被去除，其对衬底产生的应力效果仍会有所保 留，表现为栅极两侧的衬底表面210会相对于栅极有所提升。本实施例中， 选用的应力层为压应力的氮化硅层，其生长厚度为2000A,釆用的应力层去 除方法为干法刻蚀和湿法腐蚀相结合的方法，先利用干法刻蚀去除大部分氮 化硅层，然后，再利用热磷酸去除剩余的氮化硅层。在本发明的其他实施例 中，也可以只利用干法刻蚀或只利用湿法腐蚀来去除该应力层。
去除应力层后，对栅极两侧及栅极下方的衬底高度进行了测试，结果证 明，由于增加了生长及去除应力层的工艺步骤，栅极两侧的衬底得到了提升， 使栅极两側的衬底表面不会低于栅极下方的村底表面，通常还会比栅极下方 的4十底表面高出50A左右。
在去除应力层后，制作栅极侧壁层之前，还可以先以栅极为掩膜，对栅 极两侧的衬底进行离子注入处理，形成浅掺杂区(图中未示出)。由于栅极两 侧衬底的提升，该浅掺杂区不会低于栅极下方的沟道所在的位置。
图2E为形成侧壁介质层后的器件剖面图，如图2E所示，在衬底上生长 侧壁介质层104(S306),该介质层可以是氧化硅与氮化硅或氮氧化硅的组合， 如可由一层氧化硅和一层氮化硅组成，该侧壁介质层104通常是利用化学气 相沉积的方法形成，其厚度可以根据具体器件结构的要求确定。
图2F为形成栅极侧壁层后的器件剖面图，如图2F所示，对侧壁介质层 104进行千法刻蚀，利用千法刻蚀的各向异性，保留栅极侧壁处的介质层，去 除其余部位的介质层，形成了栅极侧壁层(S307)。在本步工艺中，栅极两侧曝露的衬底表面会受到损伤，与已被保护的衬底表面——栅极下方的衬底表
面相比，其会出现下降。但是，本实施例中，在S304步骤后，栅极两侧的衬 底表面已高于了栅极下方的衬底表面50 A左右，因此，虽然本步形成栅极侧 壁层会导致栅极及栅极侧壁层两侧的衬底有一定的下降，但是最终形成的器 件结构在栅极两侧的衬底表面仍能不低于栅极下方的衬底表面。如果刻蚀工 艺条件经过了优化，对衬底的损伤可以控制的较小，还可以实现栅极两侧的 衬底表面高于栅极下方的衬底表面，这对于器件性能的提高更有利。
图2G为形成金属硅化物后的器件剖面图，形成栅极侧壁层后，在栅极两 侧形成源/漏掺杂区，在电接触处形成金属硅化物(S308)。如图2G所示，采 用本发明的半导体器件形成方法制作的半导体器件，其^^极及栅极侧壁层两 侧的衬底表面不低于栅极下方的衬底表面，因此，后面以栅极及其側壁层为 掩膜进行离子注入形成的源/漏极107、 108,以及源/漏区上形成的金属硅化物 130也不会再出现凹陷，可以与栅极下方的沟道处于一个水平面上，避免了源 /漏极衬底表面凹陷所带来的器件性能下降的问题。
本发明的上述实施例是在刻蚀多晶硅栅极后进行了生长应力层的步骤， 实现了栅极两側衬底表面的提升，在本发明的其他实施例中，也可以在形成 栅极侧壁层后生长应力层，来实现侧壁层两侧衬底表面的提升，但是，由于 此时的应力层的材料的选择要不同于栅极侧壁层，以防止去除时会损坏侧壁 层，这样会导致应力层材料的选取受到一定的限制，同时，由于形成栅极侧 壁层后，曝露的衬底表面较小，栅极结构变大(栅极和栅极侧壁层)，即使生 长了具有相同应力大小的应力层，其对栅极结构两侧的衬底表面的提升效果 也会较差。
现凹陷的问题，在本发明的其他实施例中，还可以利用本发明的方法对衬底 表面进行一定的平整化，当需要令晶格结构相对较好的区域升高时，就在村 底表面生长一层具有压应力的应力层，然后再去除；当需要令晶格结构相对 较好的区域降低时，就在衬底表面生长一层具有张应力的应力层，然后再去 除，即可实现对衬底表面的一定程度的平整化。利用该种方法实现的衬底平 整化方法也应理解为落入本发明的保护范围中。
釆用本发明的半导体器件形成方法制作的半导体器件，包括衬底和栅极，
通常可以实3见
高出栅极下方的衬底表面0至50A,可以改善器件的多个性能参数，如器件 的阈值电压、饱和漏电流、工作速率等。
另外，本发明的半导体器件还可以包括在栅极侧壁处形成的用于保护栅 极的栅极侧壁层，在栅极和栅极侧壁层的两侧利用离子注入方法形成的源/漏 区，和在器件电接触处，如源/漏区、栅极等处形成的金属硅化物。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1、一种半导体器件的形成方法，包括步骤提供衬底；在所述衬底上形成栅氧化层；在所述栅氧化层上形成多晶硅层；刻蚀所述多晶硅层和栅氧化层，形成栅极；在所述衬底和栅极上沉积具有压应力的应力层；去除所述应力层。
2、 如权利要求1所述的形成方法，其特征在于所述应力层具有的应力 在-100MPa至-500MPa之间。
3、 如权利要求1所述的形成方法，其特征在于所述应力层为氮化硅层 或氮氧化硅层。
4、 如权利要求1所述的形成方法，其特征在于所述应力层的厚度在500 至5000A之间。
5、 如权利要求1所述的形成方法，其特征在于所述应力层由化学气相 沉积方法形成。
6、 如权利要求1所述的形成方法，其特征在于所述应力层由干法刻蚀 方法或湿法腐蚀方法或两种方法的结合方法去除。
7、 如权利要求1所述的形成方法，其特征在于，在去除所述应力层后还 包括步骤在所述衬底和栅极上沉积侧壁介质层； 刻蚀所述侧壁介质层，形成栅极侧壁层。
8、 一种半导体器件，包括衬底和栅极，其特征在于所述栅极两侧的衬 底表面不低于所述栅极下方的衬底表面。
9、 如权利要求8所述的半导体器件，其特征在于所述栅极两侧的衬底 表面高出栅极下方的衬底表面0至50A。
10、 如权利要求8所述的半导体器件，其特征在于所述半导体器件还 包括在所述栅极的侧壁处形成的栅极侧壁层，在所述栅极和栅极侧壁层的两 侧形成的源/漏极，以及在所述栅极、源/漏极上形成的金属硅化物。
全文摘要
本发明公开了一种半导体器件的形成方法，包括步骤提供衬底；在所述衬底上形成栅氧化层；在所述栅氧化层上形成多晶硅层；刻蚀所述多晶硅层和栅氧化层，形成栅极；在所述衬底和栅极上沉积具有压应力的应力层；去除所述应力层。利用本发明的形成方法制作的半导体器件，其栅极两侧的衬底表面不低于栅极下方的衬底表面，缓解了源/漏区出现凹陷的情况，改善了器件性能因此而下降的问题。
文档编号H01L21/02GK101202232SQ20061014732
公开日2008年6月18日 申请日期2006年12月15日 优先权日2006年12月15日
发明者张海洋, 陈海华, 马擎天 申请人:中芯国际集成电路制造(上海)有限公司