专利名称：利用连续在线真空沉积工序平坦化导通孔的接触区域的系统及方法
技术领域：
本发明涉及在基板上形成电子元件的真空沉积工序，更具体地 涉及在连续在线真空沉积工序中平坦化导通孔的接触区域的方法。
背景技术：
在诸如半导体器件等多层式电子器件中，为了连接两个或更多 个导电层，需要用导通孔(via)提供穿过非导电层(绝缘体或介电 层)的导电路径。导通孔是通过采用导电材料填充或内衬过孔(via hole)(或通孔)而形成的结构，导通孔用于将基板中的两个或更多 个导电层电连接。
在典型的微电路制造工序中通过如下方式形成导通孔，即将 阻蚀材料的图案或模板放在将要形成导通孔的层上，然后将蚀刻介质 施加到晶片上以去除未受阻蚀材料保护的区域。通过作为减成性湿化 学工序的所谓光刻工序将称为光阻剂的阻蚀材料图案化。由于光刻为 减成性工序，因此该工序非常适于在多层式电子器件的制造过程中形 成过孔。多层式电子器件的制造工序包括多个沉积以及蚀刻步骤，以 便于限定导体、绝缘体和导通孔的合适图案。在多层式电子器件中制 造导通孔的示例性光刻处理步骤包括在绝缘层上施加光阻剂；采用 合适波长的光将光阻剂曝光，以限定其中的导通孔位置；显影光阻剂， 于是光阻剂留在除导通孔位置之外的任何位置；烘烤光阻剂；经由光 阻剂中的过孔蚀刻绝缘层，于是蚀刻材料侵蚀绝缘层，而不侵蚀光阻 剂或下面的导体；以及去除剩余光阻剂，这将绝缘层(过孔穿过其中) 留在导电层的上面。可以看到，多层式电子器件的制造工序包括多个 沉积以及蚀刻步骤，以便于限定导通孔。
因为采用光刻制造工序形成多层式电子器件所需的步骤数量较 大，所以大批量制造所需的生产能力足够的铸造车间非常昂贵。此外， 因为制造工序的性质，生产设备必须在一级或十级洁净室中使用。另 外，因为所需的设备数量以及每台设备的尺寸较大，所以洁净室必须 相对较大。
作为选择，气相沉积阴影掩模工序众所周知，并且己经用于微 电子器件的制造。与光刻制造工序相比，气相沉积阴影掩模工序的成 本大大降低，并且制造工序更简单。然而，与光刻制造工序相比，气 相沉积阴影掩模工序是在真空环境中进行的加成性工序。
与通过气相沉积阴影掩模工序形成导通孔相关的问题在于，为 了在绝缘层上面并且穿过过孔沉积导体层，从而使导体层与另一导体 层接触，要确保在沿着过孔壁沉积导电材料时不出现导电材料的非连 续性，过孔深度与导体层厚度的比率存在限制。
例如，如图1A所示，传统的导通孔结构100包括基板IIO， 其具有位于上面的第一导体层112;绝缘层114，其包括位于第一导 体层112上面的导通孔116;以及第二导体层118，其位于绝缘层114 上面并且经由绝缘层114中的导通孔116与第一导体层112形成连 接。
基板110由适合于多层式电子器件的任何普通的基板材料形成。
这种材料的非限制性实例包括阳极氧化铝、柔性钢箔、玻璃和塑料。
第一导体层112和第二导体层118由用于在半导体制造中形成互连层
的代表性金属形成，例如但并不限于铝、金、铜、镍、钛、金属合金
或金属化合物。绝缘层114是由任何常用电路绝缘材料形成的非导电 层，例如但并不限于氧化铝(A1203)、五氧化二钽(Ta205)。
参照图1B并且继续参照图1A，导通孔结构100的横截面图示 出第二导体层118沉积在绝缘层114上面，从而使得导体层118遵循 过孔116的轮廓，由此经由过孔116与第一导体层112的表面直接接 触。过孔116具有与绝缘层114的厚度相等的高度hVIA，第二导体层 118具有厚度tC0ND。在图1B所示的导通孔结构100中，tcoND等于 或大于hvM，于是第二导体层118在过孔116内部和外部以及第一导 体层112之上遵循绝缘层114的轮廓，而在结构上不存在任何非连续 性。
参照图1C并且继续参照图1A和图1B，导通孔结构100的横截 面图包括第一导体层112、绝缘层114.、过孔116以及第二导体层118。
然而，在图1C所示的导通孔结构100中，tcoND小于hv!A，于是第二
导体层118并非在过孔116内部和外部以及第一导体层112之上遵循 绝缘层114的轮廓并且在结构上不存在任何非连续性。如果与较小的 towD相比过孔116的hv,A较大，就会产生在第二导体层118中出现 非连续性120的可能性。为本领域技术人员所广泛接受的是，在h^A
值大于tcoND值的任何时候都存在这种非连续性的可能性。
连续在线气相沉积阴影掩模工序还存在如下技术方面的挑战，
艮P:在不中断工序的情况下制造过孔。举例来说，将一个或多个光刻
步骤插入在线气相沉积阴影掩模工序中是低效而不现实的。 因此，需要这样一种方法及装置，其用于自动化的气相沉积阴
影掩模真空沉积工序中，并且有助于在hv!A值大于tcoND值的情况下 经由过孔实现两个导体之间的连续性，这是现有技术中没有公开的。
发明内容
本发明公开一种形成多层式电子器件的方法。所述方法包括 经由第一阴影掩模在绝缘基板上气相沉积第一导体层，并且经由第二 阴影掩模在所述第一导体层上气相沉积第一绝缘层。所述第一绝缘层 中可以具有至少一个过孔。可以经由第三阴影掩模在所述第一绝缘层 中的过孔中气相沉积第一导电填充剂，并且经由第四阴影掩模在所述 第一绝缘层上气相沉积第二导体层。
所述第二导体层可以沉积在所述第一绝缘层的过孔中的第一导 电填充剂上，或者所述第二导体层中可以具有至少一个与所述第一绝 缘层中的过孔对准的过孔。
所述方法还可以包括经由第五阴影掩模在所述第二导体层的 过孔中气相沉积第二导电填充剂，并且经由第六阴影掩模在所述第二 导体层上气相沉积第二绝缘层。所述第二绝缘层中可以具有至少一个 与所述第二导体层中的过孔对准的过孔。可以经由第七阴影掩模在所 述第二绝缘层的过孔中气相沉积第三导电填充剂，并且经由第八阴影 掩模在所述第二绝缘层上以及所述第二导体层的过孔中的第三导电 填充剂上气相沉积第三导体层。
各过孔可以通过等离子蚀刻方法和选择性材料沉积方法中的一 种方法形成，在选择性材料沉积方法中限定过孔，使得仅仅通过所述 选择性沉积方法形成所述过孔。
所述第一导电填充剂可以沉积在所述第一绝缘层的过孔中，使 得所述第一导电填充剂的与所述第一导体层相对的表面相对于所述 第一绝缘层的与所述第一导体层相对的表面基本上共面。
各导电填充剂可以沉积为使其与所述导电填充剂下面的层相对 的表面相对于容纳所述导电填充剂的过孔所在的层的表面基本上共 面。
本发明还公开一种形成多层式电子器件的方法。所述方法包括
经由第一阴影掩模在绝缘基板上气相沉积第一导体层，并且经由第二
阴影掩模在所述第一导体层上气相沉积第一绝缘层。所述第一绝缘层 中可以具有至少一个过孔。可以经由第三阴影掩模在所述第一绝缘层
的过孔中气相沉积导电填充剂。
所述导电填充剂可以沉积在所述第一绝缘层的过孔中，使得所 述导电填充剂的与所述第一导体层相对的表面相对于所述第一绝缘 层的与所述第一导体层相对的表面基本上共面。
所述方法还可以包括经由第四阴影掩模在所述第一绝缘层上 气相沉积第二导体层。所述第二导体层可以沉积在所述第一绝缘层的 过孔中的导电填充剂上，或者所述第二导体层中可以具有至少一个与 所述第一绝缘层中的过孔对准的过孔。
可以在所述第一绝缘层和所述第二导体层的过孔中同时气相沉 积所述导电填充剂。
所述方法还可以包括经由第五阴影掩模在所述第二导体层上 气相沉积第二绝缘层。所述第二绝缘层中可以具有至少一个与所述第 二导体层中的过孔对准的过孔。可以在所述第一绝缘层、所述第二导 体层和所述第二绝缘层的过孔中同时气相沉积所述导电填充剂。
可以在所述第二绝缘层上以及所述第二绝缘层的过孔中的导电 填充剂上气相沉积第三导体层。
最后，本发明还公开一种多层式电子器件，包括绝缘基板； 气相沉积的第一导体层，其位于所述绝缘基板上；气相沉积的第一绝 缘层，其位于所述第一导体层上，所述第一绝缘层中具有至少一个过 孔；气相沉积的导电填充剂，其位于所述第一绝缘层的过孔中。
所述导电填充剂可以沉积在所述第一绝缘层的过孔中，使得所 述导电填充剂的与所述第一导体层相对的表面相对于所述第一绝缘 层的与所述第一导体层相对的表面基本上共面。
所述多层式电子器件还可以包括位于所述第一绝缘层上的气相 沉积的第二导体层。所述第二导体层可以沉积在所述第一绝缘层的过
孔中的导电填充剂上，或者所述第二导体层中可以具有至少一个与所 述第一绝缘层中的过孔对准的过孔。
所述多层式电子器件还可以包括位于所述第二导体层上的气相 沉积的第二绝缘层。所述第二绝缘层中可以具有至少一个与所述第二
导体层的过孔对准的过孔。所述导电填充剂可以在单个沉积步骤中或 多个沉积步骤中沉积在所述第一绝缘层、所述第二导体层和所述第二
绝缘层的过孔中。
所述多层式电子器件还可以包括位于所述第二绝缘层上以及所 述第二绝缘层的过孔中的导电填充剂上的气相沉积的第三导体层。
当对准的过孔之一的至少一部分可以通过所述对准的过孔中的 其它过孔看到时，则认为相邻层中的过孔是对准的。
图1是通过普通工序形成的导通孔结构的平面图1B是沿图1A中的线A-A截取的根据现有技术方法形成的导
通孔结构的第一实施例的横截面图1C是沿图1A中的线A-A截取的根据现有技术方法形成的导
通孔结构的第二实施例的横截面图2A是通过多个阴影掩模形成多层式电子器件中的过孔的制
造系统的示意图2B是图2A所示制造系统的单个沉积真空室的放大图3A是通过图2A所示制造系统根据本发明形成的示例性导通
孔结构的平面图3B是沿图3A中的线A-A截取的横截面图4A是通过图2A所示制造系统根据本发明形成的另一种示例
性导通孔结构的平面图4B是沿图4A中的线A-A截取的横截面图；以及 图5是通过图2A所示制造系统平坦化导通孔的接触区域的方法
的流程图。
具体实施例方式
参照图2A和图2B，气相沉积阴影掩模制造系统200包括多个 沉积真空室210(例如，沉积真空室210a至210n)。沉积真空室210 的数量以及布置取决于采用这些真空室形成任何特定产品所需的沉 积过程以及蚀刻过程的数量。
在制造系统200的使用中，使用包括分配巻筒214和接收巻筒
216的巻式机构(不限于此)使基板212平移通过串联布置的沉积真 空室210。
每个沉积真空室210包括沉积源218、有源吸热器220以及阴 影掩模222。举例来说，沉积真空室210a包括沉积源218a、有源 吸热器220a以及阴影掩模222a;沉积真空室210b包括沉积源218b、 有源吸热器220b以及阴影掩模222b;沉积真空室210c包括沉积 源218c、有源吸热器220c以及阴影掩模222c;等等，对于任何数量 的沉积真空室210都如此。
沉积真空室210串联地布置并且连接。每个沉积源218装填有 将要通过其相关的阴影掩模222沉积于基板212上的所需材料，该阴 影掩模222保持与相应沉积真空室210中的基板212紧密接触。
各有源吸热器220提供在沉积过程中与基板212的非沉积面相 接触的平坦基准面，并且在基板212平移通过制造系统200时用作基 板212的热量排出机构。
各阴影掩模222包括开口 (例如，缝和孔)的图案(未示出)。 形成于每个阴影掩模222中的图案对应于如下图案，BP,当基板212 经过制造系统200时，将要从相应沉积真空室210中的相应沉积源 218沉积于基板212上的所需材料图案。
各阴影掩模222由例如镍、铬、钢、铜、科瓦(Kovar )合金、 或者因瓦(Invar )合金形成，并且具有例如150-200微米的厚度。 科瓦合金和因瓦合金可以从例如ESPICorp Inc.(Ashland, Oregon)获 得。在美国，Kovar⑧为目前属于CRS Holdings, Inc.(Wilmington， Delaware)的注册号为No.337,962的注册商标；Inva,为目前属于法 国Imphy S.A. Corporation的注册号为No.63,970的注册商标。
本领域的技术人员会认识到，制造系统200可以包括另外的阶 段(未示出)，例如熟知的退火阶段、测试阶段、 一个或多个清洁阶 段、切割和安装阶段等等。另外，为了沉积特定应用所需的一种或多 种材料，可以根据需要对沉积真空室210的数量、用途和布置进行修 改。在名称为"Active Matrix Backplane For Controlling Controlled Elements And Method Of Manufacturing Thereof (用于控制受控元件
的有源基体背板及其制造方法)"的美国专利申请公开
No.2003/0228715中公开了 一种示例性的制造系统200，其内容以引 用的方式并入本文。
沉积真空室210可以用于在基板212上沉积材料，以便在基板 212上形成一个或多个电子元件。每个电子元件可以是例如薄膜晶体 管(TFT) 、 二极管、存储元件、或者电容器。多层电路可以仅仅通 过沉积真空室210中的连续沉积过程而形成。
每个沉积真空室210与用于在该真空室中建立适当真空的真空 源(未示出)连接，以便使相应沉积源218中设置的所需的装填材料 可以通过相应阴影掩模222中的孔以本领域所熟知的方式(如溅射或 者气相沉积)沉积于基板212上。
在以下描述中，将基板212描述成从设置于预加载真空室中的 分配巻筒214分配到第一沉积真空室210a中的连续柔性片材。然而， 这并非旨在对本发明进行限制，因为制造系统200可以构造成连续地
处理多个柔性或非柔性的单独的或独立的基板212。每个沉积真空室 210包括避免基板212在经过沉积真空室210时T垂的支架或者导 轨。
在制造系统200的操作中，在基板212借助于分配巻筒214和 接收巻筒216的动作而经过沉积真空室210时，设置于每个沉积源 218中的材料在适合的真空中通过相应的阴影掩模222沉积在基板 212上，于是在基板212上形成多个累积图案。更具体地，基板212 具有多个部分，各部分在各沉积真空室210中停留预定时间间隔。在 该预定时间间隔内，材料从相应的沉积源218沉积到基板212的设置 于相应沉积真空室210中的那部分上。在该预定时间间隔之后，基板 212步进地前进，于是基板212的该部分前进到串联的下一个沉积真 空室210中，以根据需要进行另外的处理。这种步进的前进一直持续 至基板212的每个部分都通过了所有的沉积真空室210。此后，基板 212的离开串联的最后一个沉积真空室210的每个部分由设置于存储 真空室(未示出)中的接收巻筒216接收。作为选择，采用切割机(未 示出)使基板212的离幵制造系统200的每个部分与基板212的其余部分分离。
参照图3A和图3B，利用制造系统200形成的示例性多层式导 通孔结构300包括基板212，其上面沉积有第一导体层312;绝缘 层314，其沉积在第一导体层312上面并且包括过孔316;以及第二 导体层318，其沉积在绝缘层314上面。过孔316中填充有导电填充 剂320。
第一导体层312、第二导体层318和导电填充剂320由在半导体 制造中用于形成导电层和互连层的代表性金属构成，例如但是不限于 铝、金、铜、镍、钛、金属合金或金属化合物。绝缘层314是由任何 常用电路绝缘材料构成的非导电层，这种绝缘材料例如但是不限于氧 化铝(A203)、五氧化二钽(Ta205)。导电填充剂320用作第一导 体层312与第二导体层318之间的导电路径。过孔316的形状不限于 正方形，因为，过孔316可以为任何需要的形状，诸如但是不限于圆 形、椭圆形或矩形等。
过孔316是位于绝缘层314内部的区域，其中沉积导电填充剂 320以便于在过孔316的区域中桥接第一导体层.312与第二导体层 318之间的空隙，从而实现第一导体层312与第二导体层318之间的 导电连接。导电填充剂320沉积在过孔316内部，使得导电填充剂 320的与第一导体层312相对的表面相对于绝缘层314的与第一导体
层312相对的表面基本上共面，并且不管hvM与tcoND的比率为何值，
第二导体层318的沉积对于建立与导电填充剂320的电连接来说都不 会造成问题。在过孔316限定的区域之外，第一导体层312和第二导 体层318通过非导电性绝缘层314彼此绝缘。在基板212上面可以设 置其它导电层或非导电层，但是出于简化的目的，在图3A和图3B 中未示出。
可以通过制造系统200的如图2A中虚线所示的等离子蚀刻真空 室215中的等离子蚀刻操作形成由绝缘层314中的过孔316限定的开 口 ，在等离子蚀刻真空室215中去除绝缘层314的一部分。等离子蚀 刻真空室215容易结合在制造系统200中。在2004年12月30曰提 交的名称为"System For And Method Of Forming Via Holes By Use Of
Selective Plasma Etching In A Continuous Inline Shadow Mask Deposition Process (在连续在线阴影掩模沉积工序中利用选择性等离 子蚀刻形成过孔的系统及方法)"的美国专利申请No.ll/026，365 (下 面称为"'365申请")中，描述了用于在连续在线阴影掩模沉积工序 中形成过孔的等离子蚀刻操作，该美国专利申请的内容以引用的方式 并入本文。
简单地说，'365申请公开了具有阴影掩模216的等离子蚀刻真 空室(类似于等离子蚀刻真空室215)的应用，阴影掩模216与基板 212的位于等离子蚀刻真空室215中的那部分对准并接触。阴影掩模 216包括与将要形成的各过孔316的尺寸和形状相应的孔。来自等离 子源226的等离子气体224经过阴影掩模216的各孔，并且撞击在绝 缘层314的透过所述孔露出的表面上，于是蚀刻掉绝缘层314的透过 所述孔露出的表面，以形成过孔316。阴影掩模216的背向绝缘层314 的表面阻挡绝缘层314的位于各孔之外的表面，使其不受等离子蚀 刻。等离子蚀刻真空室215内的等离子蚀刻操作的持续时间适当地 长，以蚀刻掉绝缘层314的全部厚度。还可以设置一个或多个等离子 蚀刻真空室215，用于等离子蚀刻一个或多个导体层，例如如图4B 中最佳示出的第二导体层318。
作为选择，可以通过制造系统200的一个或多个沉积真空室210 中的两个或更多个沉积过程形成由绝缘层314中的过孔316限定的开 口，这一点如2004年12月23日提交的名称为"System For And Method Of Forming Via Holes By Multiple Deposition Events In A Continuous Inline Shadow Mask Deposition Process (在连续在线阴影 掩模沉积工序中通过多个沉积过程形成过孔的系统及方法)"的美国 专利申请No.11/020,907 (下面称为"'907申请")所述，该美国专 利申请的内容也以引用的方式并入本文。
简单地说，'907申请公开了在两个沉积过程中沉积绝缘层，使 得第二个沉积过程中沉积的其中具有一个或多个槽口的绝缘层的边 缘与第一个沉积过程中沉积的绝缘层的边缘重叠，于是各槽口的一部
分保持敞开，从而限定相应的过孔。同样地，可以在两个沉积过程中
沉积诸如图4B所示第二导体层318等导体层，使得第二个沉积过程 中沉积的其中具有一个或多个槽口的导体层的边缘与第一个沉积过
程中沉积的导体层的边缘重叠，于是各槽口的一部分保持敞开，从而 限定相应的过孔。
参照图4A和图4B，与上面参照图3A和图3B所述一样，另一 种示例性的多层式导通孔结构400包括基板212,其上面沉积有第 一导体层312;绝缘层314，其沉积在第一导体层312上面；以及第 二导体层318，其沉积在绝缘层314上面。多层式导通孔结构400还 包括第二绝缘层410,其沉积在第二导体层318上面并且由与绝缘 层314相同的非导电性材料形成；以及第三导体层412，其沉积在第 二绝缘层410上面。第三导体层412由与第一导体层312、第二导体 层318和导电填充剂320相同的导电材料形成。通过等离子蚀刻或者 通过以如下方式选择性沉积各层314、 318和410，所述方式即限 定过孔316，使得过孔316的hvM随着各层314、 318和410的沉积 而增大，过孔316形成于由绝缘层314、第二导体层318和第二绝缘 层.410形成的多层式结构中。过孔316中填充有导电填充剂320。
参照图4B并且继续参照图4A，过孔316跨过由绝缘层314、 第二导体层318和第二绝缘层410形成的多层式结构。导电填充剂 320沉积在过孔316中，以桥接第一导体层312、第二导体层318和 第三导体层412之间的空隙并且实现其间的电连接。导电填充剂320 沉积在过孔316内部，使得导电填充剂320的与第一导体层312相对 的表面相对于绝缘层314的与第一导体层312相对的表面基本上共 面，于是不管h^A与tcx^D的比率为何值，第三导体层412的沉积对 于建立与导电填充剂320的电连接来说都不会造成问题。
参照图5，利用制造系统200制造多层式导通孔结构400的方法 500的流程包括步骤510，在该步骤中，利用分配巻筒214和接收巻 筒216形成的巻式系统使基板212进入例如制造系统200的第一沉积 真空室210a中，使相关阴影掩模222a与基板212对准并紧密接触。 然后通过相关沉积源218a的动作将诸如第一导体层312等第一导体 层通过阴影掩模222a的孔图案沉积在基板212上，阴影掩模222a的孔图案与第一导体层312的布局匹配。
然后，该方法进入步骤512，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210b中。然后使沉积 真空室210b的阴影掩模222b与第一导体层312对准并紧密接触。然 后通过相关沉积源218b的动作将诸如绝缘层314等绝缘层通过阴影 掩模222b的孔图案沉积在第一导体层312上，阴影掩模222b的孔图 案与绝缘层314的布局匹配。通过如下方式在绝缘层314中形成一个 或多个过孔316，所述方式即在诸如等离子蚀刻真空室215等的等 离子蚀刻真空室中进行等离子蚀刻，或者以仅仅采用沉积过程限定绝 缘层314中的一个或多个过孔316的方式借助于一个或多个阴影掩模 222进行绝缘层314的两次或更多次选择性沉积。
然后，该方法进入步骤514，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210c中。然后使沉积 真空室210c的阴影掩模222c与绝缘层314对准并紧密接触。然后通 过相关沉积源218c的动作将诸如导电填充剂320a等导电材料通过阴 影掩模222c的孔图案沉积在绝缘层314的各过孔316中露出的第一 导体层312上，阴影掩模222c的孔图案与过孔316的布局匹配。导 电填充剂320a沉积在绝缘层314的各过孔316内部，使得导电填充 剂320a的与第一导体层312相对的表面相对于绝缘层314的与第一 导体层312相对的表面基本上共面。
然后，该方法进入步骤516，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210d中。然后使沉积 真空室210d的阴影掩模222d与绝缘层314对准并紧密接触。然后通 过相关沉积源218d的动作将诸如第二导体层318等下一导体层通过 阴影掩模222d的孔图案沉积在绝缘层314上，阴影掩模222d的孔图 案与第二导体层318的布局匹配。通过如下方式在第二导体层318 中形成一个或多个过孔316，所述方式即在诸如等离子蚀刻真空室 215等的等离子蚀刻真空室中进行等离子蚀刻，或者以仅仅采用沉积 过程限定第二导体层318中的一个或多个过孔316的方式借助于一个 或多个阴影掩模222进行第二导体层318的两次或更多次选择性沉积。
然后，该方法进入步骤518，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210e中。然后使沉积 真空室210e的阴影掩模222e与第二导体层318对准并紧密接触。然 后通过相关沉积源218e的动作将诸如导电填充剂320b等导电材料通 过阴影掩模222e的孔图案沉积在第二导体层318的各过孔316中露 出的导电填充剂320a上，阴影掩模222e的孔图案与过孔316的布局 匹配。导电填充剂320b沉积在第二导体层318的各过孔316内部， 使得导电填充剂320b的与导电填充剂320a相对的表面相对于第二导 体层318的表面基本上共面。
然后，该方法进入步骤520，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210f中。然后使沉积 真空室210f的阴影掩模222f与第二导体层318对准并紧密接触。然 后通过相关沉积源218f的动作将诸如第二绝缘层410等下一绝缘层 通过阴影掩模222f的孔图案沉积在第二导体层318上，阴影掩模222f 的孔图案与第二绝缘层410的布局匹配。通过如下方式在第二绝缘层 410中形成一个或多个过孔316，所述方式即在诸如等离子蚀刻真 空室215等的等离子蚀刻真空室中进行等离子蚀刻，或者以仅仅采用 沉积过程限定第二绝缘层410中的过孔316的方式借助于一个或多个 阴影掩模222进行第二绝缘层410的两次或更多次选择性沉积。
然后，该方法进入步骤522，在该步骤中，利用巻式系统使基板 212进入例如制造系统200的下一沉积真空室210g中。然后使沉积 真空室210g的阴影掩模222g与第二绝缘层410对准并紧密接触。然 后通过相关沉积源218g的动作将诸如导电填充剂320c等导电材料通 过阴影掩模222g的孔图案沉积在第二绝缘层410的各过孔316中露 出的导电填充剂320b上，阴影掩模222g的孔图案与过孔316的布局 匹配。导电填充剂320c沉积在第二绝缘层410的各过孔316内部， 使得导电填充剂320c的与导电填充剂320b相对的表面相对于第二绝 缘层410的表面基本上共面。
然后，该方法进入步骤524，在该步骤中，利用巻式系统使基板
212进入例如制造系统200的下一沉积真空室210h中。然后使沉积 真空室210h的阴影掩模222h与第二绝缘层410对准并紧密接触。然 后通过相关沉积源218h的动作将诸如第三导体层412等导体层通过 阴影掩模222h的孔图案沉积在第二绝缘层410以及一个或多个导电 填充剂320c实例上，阴影掩模222h的孔图案与第三导体层412的布 局匹配。结果，经由已经沉积的导电填充剂320a、 320b和320c的叠 层结构在第一导体层312、第二导体层318和第三导体层412之间形 成电连接，导电填充剂320a、 320b和320c跨过多层式导通孔结构 400的各过孔316的整个厚度hvlA。
作为选择，可以省略步骤514和518，并且在步骤522中进行导 电填充剂320的单次沉积，以便于填充过孔316的整个厚度hVIA，而 非在步骤514、 518和522中的多个沉积过程中沉积导电填充剂320a、 320b和320c。
可以看出，制造系统200和方法500提供利用形成多层式电子 器件的连续在线真空沉积工序平坦化导通孔的接触区域的方法。制造 系统200包括一个或多个沉积真空室210的任何期望的构造，在各沉 积真空室中可以利用一个或多个阴影掩模222进行沉积过程。如果需 要的话，制造系统200还可以包括一个或多个等离子蚀刻真空室215。 制造系统200和方法500提供如下方法填充绝缘层和/或导体层的 一个或多个过孔316，使得填充各过孔316的导电材料(例如，导电 填充剂320)的表面与相关层(例如，绝缘层314、第二导体层318
或第二绝缘层410)的表面基本上共面，于是不管h^A与to)ND的比
率为何值，过孔316上面的导体的沉积可以容易地建立与导电填充剂 320的电连接，从而有助于由绝缘层隔开的各对导体层之间的电连续 性。
此外，使用平坦化导通孔的接触区域的制造系统200和方法500 可以避免中断工序流以利用例如光刻工序等其它工序形成导通孔，这 些工序不能容易地结合到连续在线真空沉积工序中。
上面已经参照优选实施例描述了本发明。在阅读并理解前面的 详细说明之后，容易得知各种修改和变化形式。这里应该理解为，只 要落在所附权利要求书或其等同物的范围内，本发明就包括所有这种 修改和变化形式。
权利要求
1.一种形成多层式电子器件的方法，包括(a)经由第一阴影掩模在绝缘基板(212)上气相沉积第一导体层(312)；(b)经由第二阴影掩模在所述第一导体层(312)上气相沉积第一绝缘层(314)，所述第一绝缘层(314)中具有至少一个过孔(316)；(c)经由第三阴影掩模在所述第一绝缘层(314)的过孔(316)中气相沉积第一导电填充剂(320a)；以及(d)经由第四阴影掩模在所述第一绝缘层(314)上气相沉积第二导体层(318)。
2. 根据权利要求1所述的方法，其中，所述第二导体层(318)沉积在所述第一绝缘层(314)的过孔 (316)中的第一导电填充剂(320a)上，或者所述第二导体层(318) 中具有至少一个与所述第一绝缘层(314)中的过孔(316)对准的过 孔(316)。
3. 根据权利要求2所述的方法，还包括-(e) 经由第五阴影掩模在所述第二导体层(318)的过孔(316) 中气相沉积第二导电填充剂(320b);(f) 经由第六阴影掩模在所述第二导体层(318)上气相沉积 第二绝缘层(410)，所述第二绝缘层(410)中具有至少一个与所述 第二导体层(318)的过孔(316)对准的过孔(316);(g) 经由第七阴影掩模在所述第二绝缘层(410)的过孔(316) 中气相沉积第三导电填充剂(320c);以及(h) 经由第八阴影掩模在所述第二绝缘层(410)上以及所述 第二导体层(318)的过孔(316)中的第三导电填充剂(320c)上气 相沉积第三导体层(412)。
4. 根据权利要求2所述的方法，其中，各过孔通过等离子蚀刻方法和选择性材料沉积方法中的一种方 法形成，在选择性材料沉积方法中限定过孔，使得仅仅通过所述选择 性沉积方法形成所述过孔。
5. 根据权利要求1所述的方法，其中，所述第一导电填充剂(320a)沉积在所述第一绝缘层(314)的 过孔(316)中，使得所述第一导电填充剂(320a)的与所述第一导 体层(312)相对的表面相对于所述第一绝缘层(314)的与所述第一 导体层(312)相对的表面基本上共面。
6. 根据权利要求3所述的方法，其中，各导电填充剂(320a、 320b、 320c)沉积为使其与所述导电填 充剂下面的层相对的表面相对于容纳所述导电填充剂的过孔所在的 层的表面基本上共面。
7. —种形成多层式电子器件的方法，包括(a) 经由第一阴影掩模在绝缘基板(212)上气相沉积第一导 体层(312);(b) 经由第二阴影掩模在所述第一导体层(312)上气相沉积 第一绝缘层(314)，所述第一绝缘层(314)中具有至少一个过孔(316); 以及(c) 经由第三阴影掩模在所述第一绝缘层(314)的过孔(316) 中气相沉积导电填充剂(320)。
8. 根据权利要求7所述的方法，其中，所述导电填充剂(320)沉积在所述第一绝缘层(314)的过孔 (316)中，使得所述导电填充剂(320)的与所述第一导体层(312) 相对的表面相对于所述第一绝缘层(314)的与所述第一导体层(312) 相对的表面基本上共面。
9. 根据权利要求7所述的方法，还包括经由第四阴影掩模在所述第一绝缘层(314)上气相沉积第二导 体层(318)。
10. 根据权利要求9所述的方法，其中，所述第二导体层(318)沉积在所述第一绝缘层(314)的过孔 (316)中的导电填充剂(320)上，或者所述第二导体层(318)中 具有至少一个与所述第一绝缘层(314)中的过孔(316)对准的过孔 (316)。
11. 根据权利要求IO所述的方法，其中，步骤(c)包括在所述第一绝缘层(314)和所述第二导体层 (318)的过孔中同时气相沉积所述导电填充剂(320)。
12. 根据权利要求IO所述的方法，还包括 经由第五阴影掩模在所述第二导体层(318)上气相沉积第二绝缘层(410)，所述第二绝缘层(410)中具有至少一个与所述第二导 体层(318)的过孔(316)对准的过孔(316)，其中，步骤(c)包括在所述第一绝缘层(314)、所述第二 导体层(318)和所述第二绝缘层(410)的过孔中同时气相沉积所述 导电填充剂(320)。
13. 根据权利要求12所述的方法，还包括 在所述第二绝缘层(410)上以及所述第二绝缘层(410)的过孔(316)中的导电填充剂(320)上气相沉积第三导体层(412)。
14. 一种多层式电子器件，包括 绝缘基板(212);气相沉积的第一导体层(312)，其位于所述绝缘基板(212)上； 气相沉积的第一绝缘层(314)，其位于所述第一导体层(312) 上，所述第一绝缘层(314)中具有至少一个过孔(316);以及气相沉积的导电填充剂(320)，其位于所述第一绝缘层(314) 的过孔(316)中。
15. 根据权利要求14所述的器件，其中，所述导电填充剂(320)沉积在所述第一绝缘层(314)的过孔 (316)中，使得所述导电填充剂(320)的与所述第一导体层(312) 相对的表面相对于所述第一绝缘层(314)的与所述第一导体层(312) 相对的表面基本上共面。
16. 根据权利要求15所述的器件，还包括 气相沉积的第二导体层(318)，其位于所述第一绝缘层(314)上。
17. 根据权利要求16所述的器件，.其中，所述第二导体层(318)沉积在所述第一绝缘层(314)的过孔 (316)中的导电填充剂(320)上，或者所述第二导体层(318)中 具有至少一个与所述第一绝缘层(314)中的过孔(316)对准的过孔 (316)。
18. 根据权利要求n所述的器件，还包括 位于所述第二导体层(318)上的气相沉积的第二绝缘层(410)，所述第二绝缘层(410)中具有至少一个与所述第二导体层(318)的 过孔(316)对准的过孔(316)，其中，所述导电填充剂(320)在单个沉积步骤中或多个沉积步 骤中沉积在所述第一绝缘层(314)、所述第二导体层(318)和所述 第二绝缘层(410)的过孔中。
19. 根据权利要求18所述的器件，还包括 气相沉积的第三导体层(412)，其位于所述第二绝缘层(410) 上以及所述第二绝缘层(410)的过孔中的导电填充剂(320)上。
20.根据权利要求17所述的器件，其中，当对准的过孔之一的至少一部分可以通过所述对准的过孔中的 其它过孔看到时，则相邻层中的过孔是对准的。
全文摘要
本发明公开一种多层式电子器件，包括绝缘基板(212)；气相沉积的第一导体层(312)，其位于所述绝缘基板(212)上；气相沉积的第一绝缘层(314)，其位于所述第一导体层(312)上，所述第一绝缘层(314)中具有至少一个过孔(316)；以及气相沉积的导电填充剂(320)，其位于所述第一绝缘层(314)的过孔(316)中。优选的是，所述导电填充剂(320)沉积在所述第一绝缘层(314)的过孔(316)中，使得所述导电填充剂(320)的与所述第一导体层(312)相对的表面相对于所述第一绝缘层(314)的与所述第一导体层(312)相对的表面基本上共面。
文档编号H01L21/4763GK101180714SQ200680003398
公开日2008年5月14日 申请日期2006年1月26日 优先权日2005年1月27日
发明者托马斯·P·布罗迪, 约瑟夫·A·马尔卡尼奥 申请人:阿德文泰克全球有限公司